114 年 國立成功大學奈米積體電路工程碩士學位學程《半導體元件物理》
第 1 題5 分
For an NPN bipolar junction transistor, how do we increase (enhance) the current gain ()?
(A) Increase the emitter doping
(B) Increase the base width
(C) Increase the base doping
(D) Increase the hole mobility/hole diffusion coefficient
登入後即可作答並保存紀錄。
核心觀念
電晶體電流增益定義為
在正向主動區,基極電流主要來自兩部分:由射極注入基極的電子中,未能到達集極而在基極復合的部分;以及由基極注入射極的電洞電流。常用的電流增益關係為
其中, 是射極注入效率, 是基極傳輸因子。要提高 ,應提高 與 ,使更多電子由射極穿越基極並形成集極電流,同時減少基極電流。
解題方法
NPN 電晶體的射極注入電子進入 P 型基極;基極注入電洞進入 N 型射極。提高射極摻雜濃度,可抑制電洞由基極注入射極,提升射極注入效率 。縮窄基極則可減少電子在基極內復合,使 增加。
依此判斷各選項對射極注入效率或基極傳輸因子的影響。
選項分析
- **(A) Increase the emitter doping:正確。**提高 N 型射極摻雜濃度,可降低射極中的少數載子電洞濃度,因而減少電洞注入射極的電流。
第 2 題5 分
In a planar bulk MOSFET, gate-induced drain leakage current flows from ______.
(A) Drain terminal to source terminal
(B) Drain terminal to gate terminal
(C) Drain terminal to substrate terminal
(D) Gate terminal to substrate terminal
登入後即可作答並保存紀錄。
核心觀念
閘極誘發汲極漏電流(GIDL)是 MOSFET 關閉時,閘極與汲極交界附近的強電場所引起的漏電流。當閘極電壓低、汲極電壓高時,閘極與汲極重疊區附近的能帶彎曲加劇,可能發生能帶間穿隧(band-to-band tunneling, BTBT),使載子由汲極附近進入基板。
在平面 bulk MOSFET 中,GIDL 的電流路徑是汲極端至基板端。其強度對局部電場非常敏感,常以類似下式描述其趨勢:
其中 是汲極邊緣的局部電場, 與材料及穿隧障壁性質有關。
解題方法
判斷 GIDL 的關鍵,是辨認它屬於汲極邊緣高電場造成的穿隧漏電,而非通道導通電流。強電場使汲極附近產生電子—電洞對,載子分別流向汲極與基板,因此題目所問的端點方向為汲極至基板。
選項分析
第 3 題5 分
For MOSFETs, which of the following physical phenomenon does NOT affect the output conductance () or output resistance () during on-state?
(A) Channel length modulation
(B) Drain-induced barrier lowering
(C) Gate-induced drain leakage
(D) Self heating effect
登入後即可作答並保存紀錄。
此題考查 MOSFET 在導通狀態下,影響輸出電導 () 或輸出電阻 () 的物理現象。輸出電導 是輸出電流 對輸出電壓 的偏微分,即 。輸出電阻 。在導通狀態(飽和區),理想的 MOSFET 的輸出電流 應與 無關。然而,實際的 MOSFET 會受到多種效應的影響,導致 隨 變化,進而影響 和 。
我們來逐一分析各選項:
(A) 聲道長度調變 (Channel length modulation):這是指當汲極電壓 增加時,夾斷點 (pinch-off point) 會向源極方向稍微移動,使得有效的聲道長度 縮短。聲道長度縮短會導致漏極電流 稍微增加,這直接影響了輸出電導 。因此,聲道長度調變會影響 和 。
(B) 汲極感應位障降低 (Drain-induced barrier lowering, DIBL):這是指當汲極電壓 增加時,會影響汲極和源極之間的電位屏障,使得在相同的閘極電壓下,所需的閾值電壓降低,或者說漏極電流
第 4 題5 分
Which of the following is NOT true regarding velocity saturation in MOSFETs?
(A) Causes the channel electron/hole velocity to reduce
(B) Causes drain current to reduce
(C) Happens when the channel length is very long
(D) Physically velocity saturation is due to optical phonon scattering
登入後即可作答並保存紀錄。
核心觀念
MOSFET 中載子漂移速度與通道橫向電場的關係,在低電場時近似為
當通道電場增大到一定程度後,電子或電洞會因強烈的晶格散射而無法繼續依比例加速,漂移速度趨近飽和值:
此現象稱為「速度飽和」(velocity saturation)。其臨界電場約為
在矽中,載子速度飽和的主要物理原因是高能載子與晶格發生光學聲子散射(optical phonon scattering)。
速度飽和通常發生於短通道 MOSFET,因為通道長度縮短時,即使汲極電壓不高,通道內的橫向電場也可能很大:
通道長度 越短,電場越容易達到速度飽和所需的程度。
解題方法
判斷各選項是否符合速度飽和的三個特徵:
- 高電場下,載子速度受到限制,無法再依 增加。
- 載子速度受限後,汲極電流會低於未考慮速度飽和時的理想預測值。
- 速度飽和主要出現在短通道,而非長通道。
- 微觀機制主要是光學聲子散射。
因此,只要找出與「短通道、高電場」相反的敘述即可。
選項分析
(A) Causes the channel electron/hole velocity to reduce
此敘述可理解為速度飽和會抑制通道中電子或電洞的速度,使其低於依照低電場公式
所預測的速度。
嚴格而言,電場增加時載子速度通常不是突然下降,而是逐漸趨近 ;「reduce」在本題語境中是指相對於未考慮強電場散射的理想速度,載子速度受到壓低。因此此選項視為正確。
(B) Causes drain current to reduce
汲極電流可近似表示為
第 5 題5 分
In MOSFETs, the inversion layer is not exactly at the silicon/SiO2 interface (surface), but about 1.5 nm below. This is because ______.
(A) Bad interface quality at MOSFET surface
(B) Quantum confinement causes electron/hole density to peak at 1.5nm below the surface
(C) Surface scattering effects
(D) The first few layers of the channel is not silicon
登入後即可作答並保存紀錄。
此題考查 MOSFET 中反轉層 (inversion layer) 的位置。在 MOSFET 的導通機制中,當閘極施加足夠的電壓(高於閾值電壓)時,會在半導體/氧化層界面處形成一個反轉層,其中包含與基底載子相反的載子。反轉層的形成使得汲極電流能夠流動。
題目指出,反轉層並非精確地位於矽/二氧化矽界面 (surface),而是大約在界面下方 1.5 nm 處。這是一個關於反轉層載子分佈的細節問題。
我們來分析各選項:
(A) 介面品質不良 (Bad interface quality at MOSFET surface):雖然介面品質對 MOSFET 的性能有影響,但它本身並不能直接解釋反轉層為什麼會偏離界面 1.5 nm。介面缺陷主要會導致陷阱、複合等問題。
(B) 量子侷限效應導致電子/電洞密度在離表面 1.5 nm 處達到峰值 (Quantum confinement causes electron/hole density to peak at 1.5nm below the surface):在 MOSFET 的反轉層中,由於通道非常薄,載子(電子或電洞)被限制在一個很小的空間內運動。這種空間限制會導致量子力學效應,即量子侷限 (Quantum Confinement)。
第 6 題5 分
For a CMOS technology, how do we incorporate both n-MOSFETs and p-MOSFETs on the same substrate on a p-type silicon wafer?
(A) Place n-MOSFET in n-well and p-MOSFET in a p-well
(B) Place n-MOSFET in n-well and p-MOSFET directly in the p-type substrate
(C) Place n-MOSFET in p-well and p-MOSFET directly in the p-type substrate
(D) Place n-MOSFET directly in the p-type substrate and p-MOSFET in an n-well
登入後即可作答並保存紀錄。
核心觀念
CMOS 製程必須在同一片晶圓上製作 n-MOSFET 與 p-MOSFET。兩種電晶體需要不同型態的本體區域:
- n-MOSFET 的通道由電子導電,通常製作在 p 型本體中。
- p-MOSFET 的通道由電洞導電,通常製作在 n 型本體中。
題目指定基板是 p 型矽晶圓,因此基板本身可作為 n-MOSFET 的 p 型本體;再以井區植入形成 n-well(n 型井區),作為 p-MOSFET 的本體。
解題方法
依序判斷兩種電晶體所需的本體型態:
- n-MOSFET 需要 p 型本體;p 型基板已符合條件,因此可直接製作於 p 型基板上。
- p-MOSFET 需要 n 型本體;在 p 型基板中須另外形成 n-well,再將 p-MOSFET 製作於其中。
第 7 題20 分
For a long channel n-MOSFET, the gate work function is 4.6eV; the channel material is silicon with a relative dielectric constant of 11.7; the channel is uniformly doped with boron at cm; the gate dielectric is HfO with a dielectric constant of 23.4 and a thickness of 2.4nm, plus a SiO interfacial layer with thickness of 0.6nm; the surface potential at threshold is 0.85V. The threshold voltage is V.
- Calculate the equivalent oxide thickness (EOT) without considering the effects of inversion layer thickness (5%).
- Assuming the inversion layer is on average 1.5nm below Si/SiO interface in silicon, contributing to an additional 0.5nm in the EOT, calculate the oxide capacitance (per unit area) (5%)
- If we increase the gate work function to 4.8eV, calculate the change in threshold voltage . (5%)
- If we increase the doping to cm while keeping the gate work function at 4.6eV, calculate . (5%)
登入後即可作答並保存紀錄。
核心觀念
長通道 n-MOSFET 的臨界電壓可寫成
其中:
- :平帶電壓,包含閘極與半導體的功函數差。
- :臨界時的表面電位。
- :半導體耗盡區電荷。
- :單位面積氧化層電容。
p 型矽基板的耗盡電荷為
等效氧化層厚度則將不同介電常數的介電層換算成等效 SiO 厚度。
1. 等效氧化層厚度 EOT
HfO 層換算成 SiO 等效厚度:
代入
再加上 SiO 介面層:
因此,
2. 考慮反轉層厚度後的
題目指定反轉層效應額外增加 nm EOT,因此有效 EOT 為
單位面積氧化層電容為
使用
且
所以
亦即
3. 閘極功函數增加時的臨界電壓變化
閘極功函數由 eV 增加至 eV:
對電子而言,功函數差以電壓表示時數值為 V。其他條件不變時,平帶電壓與臨界電壓同步增加:
因此
新的臨界電壓為
4. 基板摻雜濃度增加時的臨界電壓變化
摻雜濃度由
增加至
採用室溫 K,臨界表面電位依 的條件變化。摻雜濃度加倍造成的表面電位增加為
在室溫下 V,因此
第 8 題13 分
The figure below shows the room-temperature (300 K) capacitance-voltage (C-V) characteristics of a uniformly doped silicon PN junction diode. The graph is drawn to scale. Assume each side of the junction contains only one type of dopant (i.e., p-side is acceptor-only and n-side is donor-only). The doping concentration on the p-side () is 10 times higher than that on the n-side (). All dopants are 100% ionized, and the diode's junction area is cm.
🖼️【此處有附圖,請對照原卷】
The following physical constants might be needed in this question:
Free-space permittivity = F/cm
Electronic charge = C
Dielectric constant of Si = 11.9
Boltzmann constant k = J/K
Temperature T = 300 K
Answer the following questions:
(a) Find the built-in voltage () of the junction in the units of volt. (3%)
(b) Calculate the dopant concentration on the lowly doped side of the diode in the units of cm. (5%)
(c) Calculate the depletion width of the diode at V in microns. (5%)
登入後即可作答並保存紀錄。
核心觀念
突變式 PN 接面的耗盡區電容為
其中 、 是接面面積、 是總耗盡寬度。對均勻摻雜的 PN 接面, 與外加電壓 呈線性;將直線外推至 ,其電壓截距即為內建電壓 。
解題方法
由原圖讀取直線,可估得電壓軸截距約為 ,直線斜率大小約為 。圖中縱軸數值須乘上 。
(a) 因此
(b) 突變式 PN 接面的電容電壓關係為
故 對 的斜率大小為
題目給定 ,所以
又
代入 、:
第 9 題37 分
A semiconductor is characterized by the energy band diagram below. It is also known that eV, eV, cm, cm/Vs, cm/Vs and s.
🖼️【此處有附圖,請對照原卷】
Answer the following questions:
(a) Sketch the electrostatic potential and the electric field inside the semiconductor as a function of x, labeling the positions , and . (6%)
(b) Sketch the electron concentration as a function of the position x, indicate . (4%)
(c) Calculate at and . (6%)
(d) Calculate the resistivity of the semiconductor at and . (6%)
(e) Is there an electron drift current at ? Is there an electron diffusion current at ? What is the total electron current density at ? Explain your answers but don't calculate numerical values for the diffusion and drift current. (6%)
(f) An electron at with total energy moves from to without changing its total energy. What is the kinetic energy of the electron upon arriving at ? (4%)
(g) By illumination, an excess of electron-hole pairs is generated at at a rate cm s. Calculate the resistivity of the semiconductor at after illumination. (5%)
登入後即可作答並保存紀錄。
核心觀念
本題利用能帶圖判讀:
- 能帶與靜電位的關係:
- 電場:
- 非簡併半導體的載子濃度:
- 電導率與電阻率:
由圖可知,、 在 至 之間彎曲,於 後變為水平; 在 與 相交,且在 時高於 。
(a) 靜電位與電場
在 , 隨 增加,因此:
所以電場方向為正方向:
在 , 為水平線,因此:
又因為 ,所以 上升代表 下降。因此靜電位與電場的圖形應為:
- :從 開始下降,至 後變為水平。
- :在 為正值,於 後降為零。
- 位於電場存在的區域內,因此 。
- 位於平帶區,因此 。
若依圖形曲率繪製, 是 的反向變化,而電場大小則對應於能帶斜率。
(b) 電子濃度
電子濃度為:
由圖可知:
- 在 ,,所以 。
- 從 到 , 上升,故 逐漸下降。
- 在 ,,故 。
- 在 , 為固定值,因此 為常數,且小於 。
所以 的定性圖形為:
其中 之後為低電子濃度的平台。
(c) 計算 與 的電子濃度
在
由圖:
因此:
在
由圖右側標示:
因此:
代入數值:
所以:
因此:
(d) 計算電阻率
使用:
其中:
在
因為 ,所以:
電導率:
因此:
在
電子濃度為:
電洞濃度:
因此:
所以: