108 年 國立中山大學通訊工程研究所乙組《電子學》

📄 試題原卷　免費註冊後即可對照原始考卷 PDF免費註冊

第 1 題30 分

Figure 1 shows a differential pair of matched N-channel MOSFET transistors. Given the mathematical model VGS−VTH=2IDS/KV_{GS}-V_{TH} = \sqrt{2I_{DS}/K}, K=μnCoxW/L=1 mA/V2K = \mu_{n}C_{ox}W/L = 1 \text{ mA/V}^2, and the bias current IS=80μAI_{S} = 80 \mu \text{A}.
(1) (15%) Derive the maximum allowable differential input voltage ΔVmax⁡\Delta V_{\max} in Fig. 1(b). Hint: ΔVmax⁡\Delta V_{\max} is the voltage that is about to saturate the amplifier and turn off one MOSFET.
(2) (15%) Calculate the transconductance gmg_m of the amplifier when ΔV\Delta V is small.

🖼️【此處有附圖，請對照原卷】
Fig. 1 (a) shows a differential pair circuit.
Fig. 1 (b) shows the output current difference versus input voltage difference.

🖼️ 本題含圖表，以下為原卷對應頁面：
原卷第 2 頁

登入後即可作答並保存紀錄。

這一題的完整詳解

核心觀念

本題考查：

  • MOSFET 飽和區平方律模型
  • 差動對的尾電流分配
  • 最大差動輸入電壓
  • 小訊號跨導

已知

VGS−VTH=2IDSKV_{GS}-V_{TH}=\sqrt{\frac{2I_{DS}}{K}}

其中

K=1 mA/V2,IS=80 μAK=1\ \text{mA/V}^2,\qquad I_S=80\ \mu\text{A}

差動對兩支 MOSFET 的電流總和固定為尾電流：

I1+I2=ISI_1+I_2=I_S

(1) 最大差動輸入電壓 ΔVmax⁡\Delta V_{\max}

當差動輸入電壓逐漸增加時，I1I_1 增加、I2I_2 減少。最大輸入範圍發生在其中一支 MOSFET 即將關閉的臨界狀態。

令 M2M_2 即將關閉：

I2=0,I1=ISI_2=0,\qquad I_1=I_S

此時

VGS2−VTH=0V_{GS2}-V_{TH}=0

對 M1M_1 而言：

VGS1−VTH=2ISKV_{GS1}-V_{TH} =\sqrt{\frac{2I_S}{K}}

由於兩支 MOSFET 共用相同的源極電壓，因此差動輸入電壓等於兩個閘源電壓之差：

ΔVmax⁡=V1−V2=VGS1−VGS2\Delta V_{\max}=V_1-V_2 =V_{GS1}-V_{GS2}

因此

ΔVmax⁡=2ISK\Delta V_{\max} =\sqrt{\frac{2I_S}{K}}

代入數值：

ΔVmax⁡=2(80 μA)1 mA/V2\Delta V_{\max} =\sqrt{\frac{2(80\ \mu\text{A})} {1\ \text{mA/V}^2}} ΔVmax⁡=0.4 V\boxed{\Delta V_{\max}=0.4\ \text{V}}

負方向的最大值大小相同，因此輸入範圍為

−0.4 V≤ΔV≤0.4 V-0.4\ \text{V}\leq \Delta V\leq 0.4\ \text{V}

(2) ΔV\Delta V 很小時的跨導

當 ΔV=0\Delta V=0 時，兩支 MOSFET 平均分配尾電流：

I1=I2=IS2I_1=I_2=\frac{I_S}{2}

每支 MOSFET 的靜態過驅電壓為

🔒

後續完整解題步驟與【答案】

免費註冊，享三天全站完整詳解閱覽。

免費註冊

第 2 題15 分

Figure 2 shows a MOSFET transistor M that makes a constant current source for a 100Ω100 \Omega load. The body terminal and source terminal of MOSFET M are tied together. Assume that the op-amp has an open-loop gain A=10A=10, and M has the device parameters: K=μnCoxW/L=1 mA/V2K = \mu_{n}C_{ox}W/L = 1 \text{ mA/V}^2, VTH=0.7 VV_{TH} = 0.7 \text{ V}, λ=0.1 V−1\lambda = 0.1 \text{ V}^{-1}. Suppose the supply voltage VDDV_{DD} has 1% variations on it. Estimate the percentage change in current IDI_D. Note: ID=12K(VGS−VTH)2(1+λVDS)I_D = \frac{1}{2} K(V_{GS}-V_{TH})^2 (1+\lambda V_{DS}) for M in saturation.

🖼️【此處有附圖，請對照原卷】
Fig. 2 shows a circuit with a MOSFET M acting as a current source feeding a 100Ω100 \Omega load, controlled by an op-amp.

🖼️ 本題含圖表，以下為原卷對應頁面：
原卷第 2 頁

登入後即可作答並保存紀錄。

這一題的完整詳解

核心觀念

本題考察運放負回授如何抑制電源變動對 MOSFET 電流的影響。通道長度調變使汲極電流仍會隨 VDSV_{DS} 改變，其小訊號模型為

ΔID=gmΔVGS+gdsΔVDS\Delta I_D=g_m\Delta V_{GS}+g_{ds}\Delta V_{DS}

其中 gmg_m 是跨導，gdsg_{ds} 是輸出電導。

解題方法

圖 2 中，VDD=10 VV_{DD}=10\,\text{V} 經 RL=100 ΩR_L=100\,\Omega 接至 NMOS 汲極；源極經 RS=500 ΩR_S=500\,\Omega 接地。運放正相端接 5 V5\,\text{V}，反相端感測源極，輸出接閘極，開迴路增益 A=10A=10；MOSFET 的本體端與源極相接。

先求名目工作點。運放輸出為 VG=A(5−VS)V_G=A(5-V_S)，而 VS=500IDV_S=500I_D、VDS=10−600IDV_{DS}=10-600I_D，因此

VGS−VTH=49.3−5500IDV_{GS}-V_{TH}=49.3-5500I_D

將其代入題目給的飽和區電流式：

ID=12(0.001)(49.3−5500ID)2[1+0.1(10−600ID)]I_D=\frac{1}{2}(0.001)(49.3-5500I_D)^2 \left[1+0.1(10-600I_D)\right]

得 ID≈8.356 mAI_D\approx 8.356\,\text{mA}。因此 VS≈4.178 VV_S\approx4.178\,\text{V}、VDS≈4.986 VV_{DS}\approx4.986\,\text{V}，且 VGS−VTH≈3.340 VV_{GS}-V_{TH}\approx3.340\,\text{V}。因為 VDS>VGS−VTHV_{DS}>V_{GS}-V_{TH}，使用飽和區模型符合電路工作狀態。

由工作點求小訊號參數：

gm=K(VGS−VTH)(1+λVDS)≈5.00 mSg_m=K(V_{GS}-V_{TH})(1+\lambda V_{DS}) \approx 5.00\,\text{mS} gds=12λK(VGS−VTH)2≈0.557 mSg_{ds}=\frac{1}{2}\lambda K(V_{GS}-V_{TH})^2 \approx 0.557\,\text{mS}
🔒

後續完整解題步驟與【答案】

免費註冊，享三天全站完整詳解閱覽。

免費註冊

第 3 題20 分

An RC OP-Amp circuit shown in Fig. 3(a) behaves just like a series LR circuit in Fig. 3(b). Derive the expression of L and R in terms of C, R1, and R2, so that both circuits have the equivalent impedances looking from their inputs.

🖼️【此處有附圖，請對照原卷】
Fig. 3(a) shows an RC OP-Amp circuit.
Fig. 3(b) shows a series LR circuit.

🖼️ 本題含圖表，以下為原卷對應頁面：
原卷第 2 頁原卷第 3 頁

登入後即可作答並保存紀錄。

這一題的完整詳解

核心觀念

本題利用運算放大器的「虛短路」與「虛斷路」特性，製造一個等效串聯電感。理想運算放大器下：

  • 輸入端電流不流入運算放大器。
  • 兩輸入端電壓相等。
  • 電容阻抗為
    ZC=1sCZ_C=\frac{1}{sC}

目標是使圖 3(a) 的輸入等效阻抗等於串聯 LRLR 電路：

ZLR=R+sLZ_{LR}=R+sL

解題方法

令輸入端電壓為 VinV_{\mathrm{in}}，輸入電流為 II。依圖中運算放大器的虛短路條件，可得控制端電壓與輸入端電壓具有固定關係。列寫電阻與電容的電流—電壓關係後，圖 3(a) 從輸入端看入的等效阻抗為

Zin=R1+sCR1R2Z_{\mathrm{in}} =R_1+sCR_1R_2

其中：

🔒

後續完整解題步驟與【答案】

免費註冊，享三天全站完整詳解閱覽。

免費註冊

第 4 題35 分

A power amplifier is shown in Fig. 4. (1) (5%) Explain the purpose of transistor Q3. (2) (15%) C forms a high-pass filter with the voltage divider R1 and R2. Determine the value of C so that the cutoff frequency is 20 Hz. (3) (15%) Determine the voltage gain of the power amplifier.

🖼️【此處有附圖，請對照原卷】
Fig. 4 shows a power amplifier circuit diagram.

🖼️ 本題含圖表，以下為原卷對應頁面：
原卷第 3 頁

登入後即可作答並保存紀錄。

這一題的完整詳解

核心觀念

本題考查互補推挽功率放大器的偏壓、輸入耦合電容，以及共射極電壓放大級的中頻增益。

  • Q1、Q2 組成互補射極追隨器，負責提供負載電流。
  • Q3 與 470 Ω、300 Ω 電阻形成偏壓網路，在 Q1、Q2 的基極間建立電壓，讓輸出級工作於 AB 類，以減少交越失真。
  • Q4 是共射極電壓放大級；中頻時，330 μF 電容旁路 75 Ω 電阻，交流發射極退化電阻主要剩下 22 Ω。

解題方法

(1) Q3 的用途

Q3 作為偏壓擴展器，在 Q1、Q2 的基極間提供適當的靜態電壓，使兩顆輸出電晶體在零輸入附近仍有小電流流過。這能減少推挽級的交越失真。Q3 的偏壓也會隨接面溫度變化，有助於降低輸出級靜態電流隨溫度上升而過度增加的情形。

(2) 求輸入耦合電容 C

題目指定以分壓電阻形成高通濾波器，因此電容所看到的等效電阻為

Req=R1∥R2=24 kΩ×5.6 kΩ24 kΩ+5.6 kΩ≈4.54 kΩR_{\mathrm{eq}}=R_1\parallel R_2 =\frac{24\,\text{k}\Omega\times5.6\,\text{k}\Omega} {24\,\text{k}\Omega+5.6\,\text{k}\Omega} \approx4.54\,\text{k}\Omega

高通截止頻率為

fc=12πReqCf_c=\frac{1}{2\pi R_{\mathrm{eq}}C}

代入 fc=20 Hzf_c=20\,\text{Hz}：

C=12πfcReq=12π(20)(4.54×103)≈1.75 μFC=\frac{1}{2\pi f_cR_{\mathrm{eq}}} =\frac{1}{2\pi(20)(4.54\times10^3)} \approx1.75\,\mu\text{F}

因此可選用約 1.8 μF1.8\,\mu\text{F} 的標準電容值。

(3) 求電壓增益

先由 R1R_1、R2R_2 求 Q4 的基極直流偏壓，忽略基極電流：

🔒

後續完整解題步驟與【答案】

免費註冊，享三天全站完整詳解閱覽。

免費註冊

其他考古題

中山大學《電子學》其他年度

115 年114 年113 年112 年109 年

其他學校的通訊系考古題

臺灣大學32成功大學20中央大學5中正大學19臺北大學4