113 年 國立成功大學奈米積體電路工程碩士學位學程《固態電子元件》

核心觀念

本題考查 pn 接面（pn Junction）在熱平衡與外加順向偏壓下的基本靜態與傳輸物理特性，核心觀念包含：

1. 內建電位（Built-in Potential, $V_{bi}$）：源於 p 型與 n 型半導體費米能階差，或由熱平衡下漂移電流與擴散電流互相抵消推導而得。
2. 空乏近似（Depletion Approximation）與卜瓦松方程式（Poisson's Equation）：利用電荷守恆（電中性條件）及二次積分求解各側空乏區的電位分佈與分壓比例。
3. 細緻平衡原理（Principle of Detailed Balance）：熱平衡下個別微觀載子傳輸機制（漂移與擴散）同時存在，但淨電流恆為零。
4. 順向偏壓調控效應：外加順向偏壓 $V_F$ 降低接面靜電位障、縮小空乏區寬度，並促成少數載子注入產生擴散電流。

---

解題方法與詳細推導

(a) 推導內建電壓 $V_{bi}$ 與 p 側空乏區電壓降比例 $V_d/V_{bi}$

1. 符號與參數假設

• $q$：基本電荷（Elementary charge）
• $k$：波茲曼常數（Boltzmann constant）
• $T$：絕對溫度（Absolute temperature），定義熱電壓 $V_t = \frac{kT}{q}$
• $n_i$：半導體本質載子濃度（Intrinsic carrier concentration）
• $\epsilon_s$：半導體介電常數（Permittivity of semiconductor）
• $x_p, x_n$：分別為熱平衡時 p 側與 n 側的空乏區寬度（接面位於 $x = 0$）

---

2. 推導內建電壓 $V_{bi}$

在熱平衡狀態下，全元件費米能階 $E_F$ 為一定值。在中性 p 區與中性 n 區的載子濃度分別為：
$p_p \approx N_A = n_i \exp\left(\frac{E_i(p) - E_F}{kT}\right)$
$n_n \approx N_D = n_i \exp\left(\frac{E_F - E_i(n)}{kT}\right)$

兩中性區之本質費米能階差即為能帶彎曲總量 $qV_{bi}$：
$qV_{bi} = E_i(p) - E_i(n) = \left[E_i(p) - E_F\right] + \left[E_F - E_i(n)\right]$

代入濃度關係式：
$qV_{bi} = kT \ln\left(\frac{N_A}{n_i}\right) + kT \ln\left(\frac{N_D}{n_i}\right) = kT \ln\left(\frac{N_A N_D}{n_i^2}\right)$

因此，內建電壓為：
$V_{bi} = \frac{kT}{q} \ln\left(\frac{N_A N_D}{n_i^2}\right)$

(亦可由熱平衡電子電流密度 $J_n = q n \mu_n \mathcal{E} + q D_n \frac{dn}{dx} = 0$，配合愛因斯坦關係式 $\frac{D_n}{\mu_n} = \frac{kT}{q}$，對電場積分 $-\int \mathcal{E} dx$ 得到完全相同的結果。)

---

3. 推導 p 側電壓降 $V_d$ 與比值 $V_d / V_{bi}$

在空乏近似下，空間電荷密度分佈 $\rho(x)$ 為：
$\rho(x) = \begin{cases} -q N_A, & -x_p \le x \le 0 \\ +q N_D, & 0 \le x \le x_n \end{cases}$

全元件電中性條件要求：
$q N_A x_p = q N_D x_n \implies x_n = \frac{N_A}{N_D} x_p$

由一維卜瓦松方程式求解電位分佈 $\phi(x)$：
$\frac{d^2\phi(x)}{dx^2} = -\frac{\rho(x)}{\epsilon_s}$

在 p 側空乏區（$-x_p \le x \le 0$）：
$\frac{d^2\phi}{dx^2} = \frac{q N_A}{\epsilon_s}$

以電場邊界條件 $\mathcal{E}(-x_p) = -\left.\frac{d\phi}{dx}\right|_{x = -x_p} = 0$ 積分一次：
$\mathcal{E}(x) = -\frac{d\phi}{dx} = -\frac{q N_A}{\epsilon_s}(x + x_p)$

p 側空乏區所承擔的電位降 $V_d$ 即為對電場的線積分：
$V_d = -\int_{-x_p}^{0} \mathcal{E}(x) \, dx = \int_{-x_p}^{0} \frac{q N_A}{\epsilon_s}(x + x_p) \, dx = \frac{q N_A}{2\epsilon_s} x_p^2$

同理，n 側空乏區承擔之電壓降 $V_{dn}$ 為：
$V_{dn} = \frac{q N_D}{2\epsilon_s} x_n^2$

接面總內建電壓為兩側電位降之和：
$V_{bi} = V_d + V_{dn} = \frac{q}{2\epsilon_s} \left( N_A x_p^2 + N_D x_n^2 \right)$

利用電中性條件 $x_n = \frac{N_A}{N_D} x_p$ 代入：
$V_{bi} = \frac{q}{2\epsilon_s} \left[ N_A x_p^2 + N_D \left(\frac{N_A}{N_D} x_p\right)^2 \right] = \frac{q N_A x_p^2}{2\epsilon_s} \left( 1 + \frac{N_A}{N_D} \right) = V_d \left( \frac{N_A + N_D}{N_D} \right)$

整理可得比值：
$\frac{V_d}{V_{bi}} = \frac{N_D}{N_A + N_D}$

---

(b) 熱平衡且室溫下空乏區內的電流成分分析

1. 是否存在電流成分？

答案：存在微觀個別電流成分（Individual current components exist），但「淨電流」為零（Net current is identically zero）。

2. 原因說明（Why?）

在熱平衡（無外加偏壓、無光照、溫度均勻）條件下：

1. 濃度梯度引發擴散電流（Diffusion Current）：

本題主要考查 MOS 電容的 C-V 特性曲線及其頻率響應，以及 MOS 結構的電壓關係。

(a) 繪製高頻與低頻 C-V 曲線，並解釋其頻率依賴性。

MOS 電容結構 (MOS(p) 表示 P 型基底) 包含 Gate (金屬), Oxide (氧化層), Semiconductor (P 型基底)。
平帶電壓 $V_{FB} = 0$。
C-V 曲線是電容 C 對於閘極電壓 $V_G$ 的函數。

在 P 型基底 MOS 電容中，當施加閘極電壓 $V_G$ 時，會產生表面電位 $\phi_s$。

• 當 $V_G$ 為負時，閘極帶負電，將 P 型基底中的電洞排斥到表面，形成空乏區 (depletion region)，且表面電位 $\phi_s$ 為負。電容由氧化層電容 $C_{ox}$ 和空乏區電容 $C_s$ 串聯決定。$C = \frac{C_{ox} C_s}{C_{ox} + C_s}$。
• 當 $V_G$ 接近於零且為正時，會吸引 P 型基底中的少數載子 (電子) 到氧化層界面，形成反轉層 (inversion layer)，此時為反轉區 (inversion region)。
• 當 $V_G$ 為正且足夠大時，會產生反轉層。

C-V 曲線的行為取決於 P 型基底的載子響應速度與訊號的頻率。

低頻 C-V 曲線 (Low-frequency C-V Curve):
在低頻下，P 型基底的少數載子 (電子) 有足夠的時間響應閘極電壓的變化，即使是微小的電壓變化也能在氧化層界面附近產生或消除反轉層。

• 反轉區 (Inversion Region): 當 $V_G$ 足夠大，使得 P 型基底表面產生反轉層時，低頻下，閘極電壓的微小變化會導致反轉層中的少數載子濃度迅速改變，其電容與氧化層電容 $C_{ox}$ 相當。此時的總電容 $C \approx C_{ox}$。
• 空乏區 (Depletion Region): 當 $V_G$ 在零附近或產生弱反轉時，P 型基底的表面電位 $\phi_s$ 隨著 $V_G$ 變化，形成空乏區。此時電容為 $C_{ox}$ 和空乏區電容 $C_s$ 的串聯。當 $V_G$ 增加，空乏區寬度增加，$C_s$ 減小，總電容減小。
• 累積區 (Accumulation Region): 當 $V_G$ 為負值時，P 型基底中的多數載子 (電洞) 被吸引到氧化層界面，形成累積區。此時，P 型基底的導電性非常好，表面電位變化很小，電容主要由氧化層電容 $C_{ox}$ 決定。$C \approx C_{ox}$。

高頻 C-V 曲線 (High-frequency C-V Curve):
在高頻下，P 型基底的少數載子 (電子) 無法及時響應閘極電壓的快速變化。因此，反轉層的形成和消失速度跟不上電壓的變化。

• 反轉區 (Inversion Region): 在高頻下，即使閘極電壓足夠大以產生反轉層，但由於少數載子產生速度的限制，反轉層中的載子濃度無法隨 $V_G$ 快速變化。此時，反轉層的貢獻可以忽略，電容主要由氧化層電容 $C_{ox}$ 和 P 型基底的空乏區電容 $C_s$ 串聯決定。然而，在高頻下，我們通常在反轉區看到的是一個較大的空乏區電容，因為少數載子無法形成足夠的導電層來屏蔽 P 型基底。所以，在高頻反轉區，電容值介於 $C_{ox}$ 和 minimum capacitance $C_{min}$ 之間，通常會觀察到一個較大的 $C_s$。
• 空乏區 (Depletion Region): 與低頻情況類似，但由於少數載子無法響應，反轉層的形成被延遲。
• 累積區 (Accumulation Region): 與低頻情況相同，電容主要由 $C_{ox}$ 決定，$C \approx C_{ox}$。

平帶電壓 $V_{FB} = 0$ 的影響：
對於 MOS(p) 結構，平帶電壓 $V_{FB} = \phi_{ms} - Q_{ox}/C_{ox}$。
如果 $V_{FB} = 0$，表示金屬和 P 型半導體的功函數差加上氧化層電荷效應後為零。

• $V_G < V_{FB}$ (即 $V_G < 0$): 累積區。電容為 $C_{ox}$。
• $V_G = V_{FB} = 0$: 平帶。
• $V_G > V_{FB}$ (即 $V_G > 0$): 空乏區，然後反轉區。

總結 C-V 曲線：

• 低頻： 在累積區 ($V_G < 0$)，$C \approx C_{ox}$。在空乏區 ($0 < V_G < V_{T}$)，$C$ 從 $C_{ox}$ 減小到 $C_{min}$。在反轉區 ($V_G > V_{T}$)，$C$ 保持在 $C_{ox}$。
• 高頻： 在累積區 ($V_G < 0$)，$C \approx C_{ox}$。在空乏區 ($0 < V_G < V_{T}$)，$C$ 從 $C_{ox}$ 減小到 $C_{min}$。在反轉區 ($V_G > V_{T}$)，由於少數載子響應慢，$C$ 保持一個較大的值，通常接近 $C_{ox}$，但會比低頻反轉區的 $C_{ox}$ 略小，因為 $C_{min}$ 仍然存在。更準確地說，在高頻反轉區，由於少數載子無法形成足夠的屏蔽層，電容會保持在一個較大的值，但由於 P 型基底的電容貢獻，它不會達到 $C_{ox}$，而是會保持在 $C_{ox}$ 和 $C_{min}$ 之間，通常比 $C_{min}$ 大，但比 $C_{ox}$ 小。

頻率依賴性的原因：
頻率依賴性主要體現在反轉區。

• 低頻： 少數載子 (電子) 可以快速響應閘極電壓的變化，在氧化層界面形成反轉層，有效地屏蔽了 P 型基底的電容效應。因此，總電容近似等於氧化層電容 $C_{ox}$。
• 高頻： 少數載子 (電子) 的產生和響應速度跟不上閘極電壓的快速變化。即使閘極電壓足夠大，反轉層也無法及時形成。此時，P 型基底的電容主要由空乏區電容 $C_s$ 決定，而 $C_s$ 在反轉區是相對較大的值 (但小於 $C_{ox}$)。

本題主要考查 BJT 和 MOSFET 的開關特性、傳導機制，以及 MOSFET 的通道夾斷現象與飽和電流。

(a) 簡述 BJT 和 MOSFET 皆具有開關特性並可作為傳導電阻的原因。

BJT (Bipolar Junction Transistor)
BJT 是一種雙極性電晶體，其導電依賴於兩種載子（電子和電洞）。

• 開關特性： BJT 可以透過控制基極電流 ($I_B$) 來控制集極電流 ($I_C$)。
  • 當基極電流很小或為零時 (例如 $I_B \approx 0$)，BJT 處於截止區 (Cut-off region)，集極電流 $I_C$ 非常小，接近零。此時 BJT 相當於開關的「斷開」狀態。
  • 當基極電流足夠大時 (例如 $I_B > 0$ 且 BJT 工作在飽和區)，BJT 導通，集極電流 $I_C$ 很大，接近於 $V_{CE}/R_{eq}$ (其中 $R_{eq}$ 是 BJT 在飽和區的等效電阻)。此時 BJT 相當於開關的「閉合」狀態。
  • BJT 也可以工作在放大區，此時 $I_C = \beta I_B$，其中 $\beta$ 是電流增益。透過基極電流的微小變化可以引起集極電流的較大變化，實現放大功能。
• 作為傳導電阻： 在飽和區，BJT 的集極-射極之間表現出一個較低的電阻。透過改變基極電流，可以調整這個等效電阻的大小。因此，BJT 在飽和區可以被看作是一個可變電阻。

MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor)
MOSFET 是一種單極性電晶體，其導電依賴於一種載子（電子或電洞），並透過閘極電壓控制通道的導電性。

• 開關特性： MOSFET 可以透過控制閘極電壓 ($V_G$) 來控制源極-汲極電流 ($I_D$)。
  • 當閘極電壓低於閾值電壓 ($V_G < V_T$) 時，MOSFET 處於截止區 (Cut-off region)，源極-汲極之間沒有導電通道，汲極電流 $I_D$ 非常小，接近零。此時 MOSFET 相當於開關的「斷開」狀態。
  • 當閘極電壓高於閾值電壓 ($V_G > V_T$) 時，MOSFET 形成導電通道，源極-汲極電流 $I_D$ 變大。
    • 在線性區 (Linear region 或 Triode region)，當汲極-源極電壓 ($V_{DS}$) 較小時，$I_D$ 隨 $V_{DS}$ 和 $V_G$ 的增加而增加。此時，MOSFET 表現為一個電壓控制的電阻。
    • 在飽和區 (Saturation region)，當 $V_{DS}$ 較大時，$I_D$ 主要由 $V_G$ 控制，而與 $V_{DS}$ 的關係不大。
• 作為傳導電阻： 在線性區，MOSFET 的源極-汲極之間的電阻值 $R_{DS}$ 是由閘極電壓 $V_G$ 控制的。
  • $I_D \approx \mu_n C_{ox} \frac{W}{L} [(V_G - V_T) V_{DS} - \frac{1}{2} V_{DS}^2]$ (線性區)
  • $R_{DS} = V_{DS} / I_D$.
  • 當 $V_{DS}$ 很小時， $I_D \approx \mu_n C_{ox} \frac{W}{L} (V_G - V_T) V_{DS}$。
  • 所以 $R_{DS} \approx \frac{1}{\mu_n C_{ox} \frac{W}{L} (V_G - V_T)}$。
  • 這表明，透過改變閘極電壓 $V_G$，可以調整 MOSFET 的源極-汲極電阻 $R_{DS}$。因此，MOSFET 在線性區可以作為一個電壓控制的電阻。

共同點：
BJT 和 MOSFET 都能透過控制一個輸入訊號（BJT 的 $I_B$ 或 MOSFET 的 $V_G$）來控制一個輸出電流（$I_C$ 或 $I_D$），並在不同區域表現出類似開關或電阻的行為。這兩種器件的非線性特性使得它們能夠在電路中實現開關功能和放大功能。

(b) 簡述 MOSFET 中通道夾斷 (channel pinched-off) 的物理概念以及汲極電流飽和的原因。

通道夾斷 (Channel Pinched-off) 的物理概念：
以 N-channel MOSFET (NMOS) 為例。
當 NMOS 工作在汲極-源極電壓 $V_{DS}$ 較大，且閘極電壓 $V_G$ 高於閾值電壓 $V_T$ 時，會在汲極端附近形成一個反轉層通道。
隨著 $V_{DS}$ 的增加，汲極端的電位也增加。P 型基底與 N 型通道之間的電位差在汲極端會變小。
具體來說，在汲極端附近，閘極與 P 型基底之間的總電壓差是 $V_G - V_{DS}$ (假設 P 型基底的表面電位為 $V_S$ 且 $V_S \approx V_T$ 在通道形成時，則此處 $V_G$ 應減去 $V_S$ 的影響)。
更精確地說，在通道的任何一點 x 處，閘極與 P 型基底之間的電壓差決定了該點是否能形成反轉層。
在汲極端附近 (x=L)，這個電壓差是 $V_G - V(L)$，其中 $V(L)$ 是汲極端的表面電位，它約等於 $V_{DS}$ (忽略 P 型基底的電阻)。
當 $V_{DS}$ 增加到一個值，使得 $V_G - V_{DS} < V_T$ (或者說，閘極與通道之間的電壓差不足以維持反轉層)，則在汲極端附近，反轉層會消失，通道似乎被「夾斷」了。
這個夾斷點通常發生在汲極端附近，距離汲極端約一個短距離。

汲極電流飽和的原因：
當通道在汲極端被夾斷時，意味著電子從源極經過通道到達夾斷點後，由於電場的加速，它們會被加速進入夾斷區，然後進入汲極。
儘管通道在汲極端被夾斷，但電子仍然可以從源極流向汲極。
夾斷點的位置會稍微向源極移動，但由於電子在夾斷點處被加速，並被汲極的電場收集，因此電流仍然可以流動。
關鍵在於，一旦通道被夾斷，該點的電位就變得相對穩定（接近於 $V_{DS} \approx V_G - V_T$）。
即使 $V_{DS}$ 進一步增加，夾斷點的位置變化不大，且夾斷點處的電子與汲極之間的電場強度變化也不大。
因此，從源極流向夾斷點的電子數量（即電流）不再顯著依賴於 $V_{DS}$，而主要由 $V_G$ 和夾斷點處的電位決定。
這就是汲極電流 $I_D$ 進入飽和狀態的原因。

更詳細的解釋：
在通道的任意一點 x，閘極電壓與該點 P 型基底表面之間的電壓差為 $V_G - V(x)$。
通道形成需要 $V_G - V(x) > V_T$。
在汲極端 (x=L)，$V(L) \approx V_{DS}$。
所以，當 $V_G - V_{DS} > V_T$ 時，通道在汲極端被夾斷。
這個條件等價於 $V_{DS} < V_G - V_T$。

第 4 題

核心觀念

本題考查兩個基本觀念：

1. 質量作用定律（mass action law）

在非簡併、熱平衡的半導體中，

$$np=n_i^2$$

其中 $n$ 為電子濃度、$p$ 為電洞濃度、$n_i$ 為本質載子濃度。

更一般地，在非熱平衡狀態下，應使用準費米能階表示：

$$np=n_i^2\exp\left(\frac{F_n-F_p}{kT}\right)$$

只有當電子與電洞處於熱平衡，亦即 $F_n=F_p$ 時，才退化為

$$np=n_i^2$$

2. 漂移電流與擴散電流

載子電流可分為漂移電流與擴散電流。以電子為例：

$$J_n=q\mu_n nE+qD_n\frac{dn}{dx}$$

以電洞為例：

$$J_p=q\mu_p pE-qD_p\frac{dp}{dx}$$

• 有明顯電場時，通常以漂移電流為主。
• 有明顯載子濃度梯度時，通常以擴散電流為主。

---

（a）質量作用定律 $np=n_i^2$ 不適用於何者？

解題方法

判斷重點是：該區域是否處於熱平衡。

正向偏壓的 $pn$ 接面會造成少數載子注入，使電子與電洞的準費米能階分離，因此一般不再滿足熱平衡形式的質量作用定律。

選項分析

A. 正向偏壓 $pn$ 接面的中性區域

正向偏壓下，接面附近會有少數載子注入。

例如在 $p$ 型中性區，少數電子濃度會增加，近似為

$$n_p(0)=n_{p0}e^{qV/kT}$$

而多數電洞濃度約為

$$p_p\approx N_A$$

因此

$$n_p(0)p_p \approx n_i^2e^{qV/kT} \neq n_i^2$$

所以雖然該區域大致保持電中性，但並不代表處於熱平衡。此選項正確。

B. 熱平衡狀態的 $pn$ 接面

熱平衡時電子與電洞共用同一個費米能階，即

$$F_n=F_p$$

代入一般式可得

$$np=n_i^2$$

因此質量作用定律成立。此選項錯誤。

C. MOSFET 的 source 與 drain 區域

在一般元件分析中，source 與 drain 是由歐姆接點連接的高濃度摻雜載子儲存區，可視為準平衡區域。只要採用非簡併近似，仍可使用平衡形式的載子關係。

因此此選項不是本題所要選的答案。

D. CMOS 晶圓的重摻雜 substrate

本題考查載子速度飽和現象，以及其在 MOSFET 中的體現。

速度飽和 (Velocity Saturation) 是指在半導體材料中，當電場強度增加到一定程度時，載子（電子或電洞）的平均漂移速度不再隨電場的增加而增加，而是趨於一個恆定值，稱為飽和速度 ($v_{sat}$)。

我們來逐一分析各個選項：

A. 飽和速度的大小：
對於矽，電子和電洞的飽和速度值通常是：

• 電子 ($v_{sat,n}$): 約 $10^7$ cm/s
• 電洞 ($v_{sat,p}$): 約 $8 \times 10^6$ cm/s
  選項 A 給出的數值與此相符，因此這個敘述是正確的。

B. 速度飽和的原因：
當電場強度很高時，載子獲得的動能很大。載子會與晶格中的聲子 (phonons) 發生散射。

• 在較低的電場下，載子主要與聲學聲子 (acoustic phonons) 散射，這導致載子遷移率 $\mu$ 隨電場的增加而降低（但速度仍在增加）。
• 在很高的電場下，載子會獲得足夠的能量，使其與光學聲子 (optical phonons) 發生散射的機率顯著增加。光學聲子散射是能量損耗較大的過程，它會將載子獲得的能量轉移給晶格，導致載子的平均速度趨於飽和。
  因此，速度飽和主要是由於高能載子與光學聲子的散射所致。選項 B 的敘述是正確的。

C. 速度與電場的關係：
在低電場下，載子的漂移速度 $v_d$ 與電場 $E$ 成正比，即 $v_d = \mu E$。
然而，在高電場下，當載子速度接近飽和速度時，這種線性關係不再成立。速度飽和意味著速度不再隨電場線性增加。
選項 C 聲稱「無論電場 $E$ 有多大，速度都與 $\mu E$ 成正比」。這與速度飽和的現象是矛盾的。

核心觀念

本題考查 NMOS 的臨界電壓 $V_T$ 如何受到元件結構影響。

對具有 $p$ 型基體的 NMOS，在零基板偏壓下，臨界電壓可近似表示為

$$V_T = V_{FB} + 2\phi_F + \frac{|Q_B|}{C_{ox}}$$

其中：

• $V_{FB}$：平帶電壓，受閘極材料功函數影響
• $\phi_F$：費米電位，與基體摻雜濃度有關
• $Q_B$：反轉前的耗盡區電荷
• $C_{ox}=\dfrac{\varepsilon_{ox}}{t_{ox}}$：閘極氧化層電容密度

對 $p$ 型基體而言，

$$\phi_F=\frac{kT}{q}\ln\left(\frac{N_A}{n_i}\right)$$

且耗盡層電荷的大小近似為

$$|Q_B| = \sqrt{4\varepsilon_{si}qN_A\phi_F}$$

因此，增加 $p$ 型基體摻雜濃度 $N_A$，會使臨界電壓上升。

解題方法

逐一觀察各結構變化對下列三項的影響：

1. 平帶電壓 $V_{FB}$
2. 基體費米電位 $\phi_F$
3. 氧化層電容 $C_{ox}$ 與耗盡層電荷 $Q_B$

能使 NMOS 在形成強反轉通道前需要更大的正閘極電壓者，即會提高 $V_T$。

選項分析

A. Increase of (p-type) body doping

增加 $p$ 型基體摻雜濃度 $N_A$，會造成：

$$\phi_F=\frac{kT}{q}\ln\left(\frac{N_A}{n_i}\right)$$

增加，因此達到強反轉所需的表面電位 $2\phi_F$ 變大。

同時，耗盡區電荷大小

$$|Q_B| = \sqrt{4\varepsilon_{si}qN_A\phi_F}$$

也會增加，使閘極必須提供更多電荷以形成反轉層。因此 $V_T$ 上升。

此選項正確。

核心觀念

本題綜合考查 n-channel MOSFET 的五個重要效應：

1. Body effect（體效應）：源體電壓 $V_{SB}$ 增加時，臨界電壓 $V_T$ 上升。
2. GIDL（閘極誘發汲極漏電流）：汲極端高電場造成能帶間穿隧。
3. Sub-threshold swing（次臨界擺幅）：描述次臨界區中汲極電流增加一個 decade 所需的閘極電壓。
4. 臨界電壓的結構控制：基板摻雜、氧化層厚度等會影響 $V_T$。
5. Channel length modulation（通道長度調變）：$V_{DS}$ 增加造成汲極端空乏區擴大，使有效通道長度縮短。

---

（a）Body effect causes

解題方法

nMOS 的臨界電壓可寫為

$$V_T=V_{T0}+\gamma \left( \sqrt{2\phi_F+V_{SB}}-\sqrt{2\phi_F} \right)$$

其中：

• $V_{T0}$：$V_{SB}=0$ 時的臨界電壓
• $\gamma$：體效應係數
• $V_{SB}$：源極與本體間電壓
• $\phi_F$：費米電位

當 $V_{SB}$ 增加時，源極與本體接面空乏區擴大，形成反轉層所需的閘極電壓增加，因此 $V_T$ 上升。

選項分析

• A. The threshold voltage of a MOSFET to increase

  正確。體效應最直接的結果就是臨界電壓增加。

• B. The drain current of a MOSFET to increase

  錯誤。在相同的 $V_{GS}$ 下，$V_T$ 增加會使過驅電壓 $V_{GS}-V_T$ 變小，因此汲極電流通常降低。

• C. The substrate doping concentration of a MOSFET to increase

  錯誤。體效應不是使基板摻雜濃度增加，而是源體偏壓改變造成空乏區與臨界電壓改變。基板摻雜濃度是製程參數。

• D. The gate insulator thickness of a MOSFET to increase

  錯誤。閘極絕緣層厚度不會因體效應而增加；它是元件結構與製程參數。

【答案】A

---

（b）Which of the following is FALSE about GIDL?

核心觀念

GIDL 通常發生在 MOSFET 的汲極與閘極重疊附近。當汲極電壓很高，而閘極電壓很低或為負時，汲極表面產生非常強的垂直電場，使價帶電子穿隧至導帶，形成電子—電洞對，造成漏電流。

其物理機制是能帶間穿隧：

$$\text{valence band} \rightarrow \text{conduction band}$$

解題方法

判斷 GIDL 的關鍵條件是：

• 高 $V_{DS}$ 或高 $V_D$
• 低 $V_{GS}$，使通道未反轉
• 汲極端閘極下方具有強電場
• 由 band-to-band tunneling 產生漏電

選項分析

• A. Occurs inside the drain region of a MOSFET

  正確。GIDL 主要發生在汲極端、特別是閘極與汲極重疊的高電場區域。

• B. Occurs when the gate voltage is very high and the MOSFET channel is inverted

  錯誤。GIDL 通常在閘極電壓低、通道未反轉，而汲極電壓很高時最明顯。閘極電壓很高且通道已反轉時，主要考慮正常導通電流，而不是典型的 GIDL 條件。

• C. GIDL is significant when the drain voltage is high (near $V_{DD}$)

  正確。高汲極電壓會在汲極端產生強電場，使穿隧機率大幅增加。

• D. Is physically due to band-to-band tunneling

  正確。GIDL 的主要物理來源就是高電場造成的能帶間穿隧。

【答案】B

---

（c）Which of the following is FALSE regarding sub-threshold slope?

核心觀念

次臨界區中，MOSFET 汲極電流近似呈指數形式：

$$I_D \propto \exp\left(\frac{V_{GS}}{nV_T^{\text{thermal}}}\right)$$

因此次臨界擺幅定義為

$$S=\frac{dV_{GS}}{d(\log_{10} I_D)}$$

對傳統 MOSFET 而言，

$$S=(\ln 10)\frac{kT}{q} \left(1+\frac{C_{dep}+C_{it}}{C_{ox}}\right)$$

其中：

• $C_{dep}$：空乏層電容
• $C_{it}$：介面陷阱電容
• $C_{ox}$：閘極氧化層電容

在室溫 $T\approx300\ \text{K}$ 時，

$$(\ln 10)\frac{kT}{q}\approx 60\ \text{mV/dec}$$

這是理想傳統 MOSFET 的理論最低值，不是 $120\ \text{mV/dec}$。

選項分析

• A. The theoretical minimum value for conventional MOSFET devices is 120 mV/dec

  錯誤。室溫下傳統 MOSFET 的理論最低次臨界擺幅為

核心觀念

本題考查浮動閘極 MOSFET 的電容耦合、閾值電壓位移，以及 Fowler–Nordheim（FN）穿隧對絕緣層厚度的要求。

結構由上而下為：

$$\text{CG} \;-\; \text{IPD} \;-\; \text{FG} \;-\; \text{tunneling oxide} \;-\; \text{channel}$$

其中 CG 與 FG 之間的耦合電容為 $C_{IPD}$，FG 與通道之間的電容為 $C_{ox}$。

---

(a) 浮動閘極電荷造成的閾值電壓位移

令通道電位為 $0$，FG 電位為 $V_{FG}$，CG 電位為 $V_{CG}$。浮動閘極上的總電荷為

$$Q_{fg} = C_{IPD}(V_{FG}-V_{CG})+C_{ox}V_{FG}$$

MOSFET 開啟時，FG 必須達到固定的臨界電位 $V_{FG,T}$。因此：

$$Q_{fg} = C_{IPD}(V_{FG,T}-V_{CG,T}) + C_{ox}V_{FG,T}$$

解出 CG 的閾值電壓：

$$V_{CG,T} = \frac{C_{IPD}+C_{ox}}{C_{IPD}}V_{FG,T} - \frac{Q_{fg}}{C_{IPD}}$$

與 $Q_{fg}=0$ 時的閾值電壓相比，電壓位移為

$$\Delta V_T = -\frac{Q_{fg}}{C_{IPD}}$$

因此，正電荷會使閾值電壓降低；負電荷則會使閾值電壓升高。由於觀察的是 CG 電壓，電荷造成的電壓降落必須除以 CG 與 FG 之間的耦合電容 $C_{IPD}$。

選項分析

• A. $+Q_{fg}/C_{ox}$：錯誤。符號相反，且分母應為 CG–FG 間的 $C_{IPD}$。
• B. $+Q_{fg}/C_{IPD}$：錯誤。分母正確，但電壓位移的符號應為負號。
• C. $-Q_{fg}/C_{ox}$：錯誤。

本題考查 MOSFET 的通道長度調變效應。

通道長度調變 (Channel Length Modulation, CLM) 是指 MOSFET 在飽和區時，其汲極電流 $I_D$ 隨汲極電壓 $V_{DS}$ 的增加而略微增加的現象。這種現象是由於汲極端的空乏區寬度在 $V_{DS}$ 增加時會擴展，從而縮短了有效通道長度。

我們來分析各個選項：
A. 汲極末端通道附近的衝擊游離 (Impact ionization near the drain end of the channel):
衝擊游離 (Impact Ionization, II) 是指高能載子在電場作用下碰撞半導體晶格，產生新的電子-電洞對。II 會產生漏電電流，並可能導致雪崩崩潰，但它不是通道長度調變的主要原因。

B. 電子從閘極區域穿隧到汲極區域 (Tunneling of electrons from gate to the drain region):
這是指從閘極到汲極的直接穿隧，通常與 GIDL 或絕緣層擊穿有關，與通道長度調變無關。

本題考查質量作用定律 $n p=n_i^2$ 的適用範圍。質量作用定律嚴格成立於熱平衡狀態下。

(a) 質量作用定律 $n p=n_i^2$ 何時「不」有效？

我們逐一分析各選項：
A. 在正向偏壓的 PN 接面的中性區： 當 PN 接面處於正向偏壓時，雖然有穩定的電流流動，不再是嚴格的熱平衡，但通常在中性區，質量作用定律仍然是一個很好的近似。載流子濃度乘積 $np$ 仍然近似等於 $n_i^2$。

B. 在熱平衡狀態下的 PN 接面： 質量作用定律的嚴格成立條件是熱平衡。因此，在熱平衡狀態下的 PN 接面，該定律是有效的。

本題考查擴散電流作為主導傳導機制的情況。擴散電流是由載子濃度梯度引起的。

我們逐一分析各選項：
A. 正向偏壓 PN 接面的少數載子： 在 PN 接面正向偏壓時，N 區的電子會注入 P 區，P 區的空穴會注入 N 區。這些注入的載子在對方區域成為少數載子，並在其濃度梯度驅動下向遠離 PN 接面的區域擴散。這種少數載子的擴散是 PN 接面產生較大正向電流的主要原因。因此，擴散電流是主導機制。

本題考查 MOSFET 的亞臨界斜率 (Subthreshold Slope, SS)。SS 是衡量 MOSFET 在亞臨界區電壓變化引起電流對數變化效率的指標。SS 越小，器件的開關特性越好。

我們來分析各個選項：
A. 對於常規 MOSFET 器件，理論最小值為 120mV/dec：
在室溫 (300K) 下，理想 MOSFET 的亞臨界斜率理論最小值為 $60mV/dec$。這個值是由熱電壓 $V_T = kT/q \approx 26mV$ 和理想因子 $m=1$ 決定的 ($SS = m \times V_T \times \ln(10)$)。
選項中提到 120mV/dec，這是一個錯誤的數值。因此，這個敘述是錯誤的。

本題考查 MOSFET 結構變化對閾值電壓 ($V_T$) 的影響。

閾值電壓 $V_T$ 的增加通常與以下因素相關：

• 增加 P 型基底的摻雜濃度 $N_A$ (對於 NMOS)： 這會增加反轉所需的電壓，即增加 $V_T$。
• 增加半導體表面附近的 P 型摻雜濃度 (對於 NMOS)： 這與增加基底摻雜濃度類似，會增加 $V_T$。
• 增加源極/汲極區域與通道之間的勢壘高度： 這通常與增加源極/汲極的摻雜濃度有關，可以防止漏電，但也會影響 $V_T$。

本題考查 MOSFET 的通道長度調變效應。

通道長度調變 (Channel Length Modulation, CLM) 是指 MOSFET 在飽和區時，其汲極電流 $I_D$ 隨汲極電壓 $V_{DS}$ 的增加而略微增加的現象。這種現象是由於汲極端的空乏區寬度在 $V_{DS}$ 增加時會擴展，從而縮短了有效通道長度。

我們來分析各個選項：
A. 汲極末端通道附近的衝擊游離 (Impact ionization near the drain end of the channel):
衝擊游離 (Impact Ionization, II) 是指高能載子在電場作用下碰撞半導體晶格，產生新的電子-電洞對。II 會產生漏電電流，並可能導致雪崩崩潰，但它不是通道長度調變的主要原因。

B. 電子從閘極區域穿隧到汲極區域 (Tunneling of electrons from gate to the drain region):
這是指從閘極到汲極的直接穿隧，通常與 GIDL 或絕緣層擊穿有關，與通道長度調變無關。