115 年 國立成功大學電腦與通信工程研究所乙組《電子學》
第 1 題
- Design the circuit in Fig. 1 to obtain a dc voltage of +0.1 V at each of the drains of Q1 and Q2 when VG1=VG2=0 V. Operate all transistors at V and assume that for the process technology in which the circuit is fabricated, V and . Neglect channel-length modulation.
(a) Determine the values of R and (10%)
(b) Find the W/L ratios of Q1, Q2, Q3, and Q4 (20%)
(c) What is the input common-mode voltage range for your design? (10%)
🖼️【此處有附圖,請對照原卷】
VDD=+0.9 V
RD
RD
R
+
Vo
Q1
Q2
VG1
VG2
0.1 mA
0.4 mA
Q4
Q3
-Vss=-0.9 V
Fig. 1
登入後即可作答並保存紀錄。
圖面辨識說明
題目文字所附的考卷掃描圖並非本題的 Fig. 1,因此無法確認 與 在電路中的實際接法。以下依題目文字及常見的 NMOS 差動對架構作合理假設:
- 為匹配的 NMOS 差動對。
- 時,兩支路電流相等,各為 。
- 尾端電阻 承受總電流 。
- 分別接在 與 汲極之間。
- 為相同偏壓下、各流過 的 NMOS。
核心觀念
MOSFET 飽和區電流為
其中
且
因此,當輸入電壓為 時,兩支 NMOS 的共同源極電壓為
(a)求 與
求
每支差動對電流為 ,汲極電壓設計為 。
因此 上的電壓降為
所以
求
尾端電阻電流為兩支路電流總和:
電阻兩端電壓為
因此
(b)求 的
由飽和區公式:
代入
及
得到
所以
第 2 題
- Consider the circuit of Fig. 2 for the case: and V, k, k, pF, and pF.
(a) Find the dc gain (10%)
(b) Find the high-frequency poles ( and ) (10%)
(c) Find the estimated -3 dB frequency () (10%)
🖼️【此處有附圖,請對照原卷】
VDD
RD
Rsig
Q1
Q2
VG1
+
Vsig
-Vss
Fig. 2
登入後即可作答並保存紀錄。
核心觀念
本題考查 MOS 差動對之半電路分析,以及高頻寄生電容造成的兩個極點。
已知尾電流為 ,平衡時
MOSFET 的跨導為
假設題目未給予 ,因此忽略通道長度調變,令 ;尾電流源視為理想交流電流源。
(a) 直流增益
在交流小訊號下,尾電流固定,因此
令 ,而 。由對稱性,公共源極電壓為
因此 Q2 的小訊號閘源電壓為
Q2 的汲極電流為
輸出端位於 Q2 汲極,故
由於 MOS 閘極沒有直流電流, 不造成直流壓降,因此 。所以直流增益為
代入數值:
此電路的輸出取自 Q2,而輸入加在 Q1,因此輸入增加時 Q2 電流減少、Q2 汲極電壓上升,增益為正。
(b) 高頻極點
輸入端極點
由差動對的交流關係,
因此 Q1 的 兩端電壓為
所以 Q1 的 對輸入端所呈現的等效電容為
Q1 的汲極接交流地,故其 直接接在輸入端與交流地之間,不產生 Miller 放大:
輸入電阻為
因此
輸出端極點
輸出端為 Q2 汲極,輸出端主要看到
第 2 題
- Consider the circuit of Fig. 2 for the case: and V, k, k, pF, and pF.
(a) Find the dc gain (10%)
(b) Find the high-frequency poles ( and ) (10%)
(c) Find the estimated -3 dB frequency () (10%)
🖼️【此處有附圖,請對照原卷】
VDD
RD
Rsig
Q1
Q2
VG1
+
Vsig
-Vss
Fig. 2
登入後即可作答並保存紀錄。
核心觀念
本題考查 MOS 差動對之半電路分析,以及高頻寄生電容造成的兩個極點。
已知尾電流為 ,平衡時
MOSFET 的跨導為
假設題目未給予 ,因此忽略通道長度調變,令 ;尾電流源視為理想交流電流源。
(a) 直流增益
在交流小訊號下,尾電流固定,因此
令 ,而 。由對稱性,公共源極電壓為
因此 Q2 的小訊號閘源電壓為
Q2 的汲極電流為
輸出端位於 Q2 汲極,故
由於 MOS 閘極沒有直流電流, 不造成直流壓降,因此 。所以直流增益為
代入數值:
此電路的輸出取自 Q2,而輸入加在 Q1,因此輸入增加時 Q2 電流減少、Q2 汲極電壓上升,增益為正。
(b) 高頻極點
輸入端極點
由差動對的交流關係,
因此 Q1 的 兩端電壓為
所以 Q1 的 對輸入端所呈現的等效電容為
Q1 的汲極接交流地,故其 直接接在輸入端與交流地之間,不產生 Miller 放大:
輸入電阻為
因此
輸出端極點
輸出端為 Q2 汲極,輸出端主要看到
第 3 題
- The feedback current amplifier in Fig. 3 can be thought of as a "super" common gate (CG) transistor. Note that rather than connecting the gate of Q2 to the signal ground, an amplifier is placed between the source and gate. mA/V and k are the transconductance and output resistance of transistor Q2, respectively.
(a) If is infinite, what is the signal voltage at the input terminal ()? What is the input resistance ()? What is the current gain ? (3%)
(b) For finite , but assuming that the input resistance () of the amplifier is infinite, find the values and derive expressions for , , and of the open-loop gain (A) circuit. (9%)
(c) What is the value of the feedback factor ? (3%)
(d) Find and . If is infinite, what is the value of . (9%)
(e) Find and . (6%)
🖼️【此處有附圖,請對照原卷】
Vin
Rs=10 ΚΩ
Rin
+
μ
Rout
Q2
Fig. 3
登入後即可作答並保存紀錄。
核心觀念
本題是「負回授超級共閘極」分析。運算放大器將 的源極電壓反相放大後送至閘極,使得源極電壓被強制壓低。
令:
- : 源極電壓
- : 閘極電壓
因為運算放大器正端接地、負端接源極,
以下取 為流入 源極的電流, 為流入 汲極的電流,因此兩者方向相反。
(a) 時
輸入電壓
負回授使運算放大器兩輸入端近似等電位。正端接地,因此
輸入電阻
輸入電流為
由於 時 ,但若施加微小測試電壓,閘極會產生極大反向電壓,因此輸入電流可被壓制。故
電流增益
由 MOSFET 小訊號模型,閘極不取電流,故
因此
負號表示輸入端電流與汲極端電流方向相反。若只比較電流大小,則電流增益大小為 。
(b) 有限 時的開迴路電路
將回授路徑視為斷開, 的汲極為交流接地,因此 等效為源極跟隨器。
開迴路電壓增益
由閘極電壓 至源極電壓 :
代入數值:
因此
輸入電阻
輸入端為 MOSFET 閘極,且題目假設放大器輸入電阻 為無限大,因此
輸出電阻
將閘極交流接地,從源極看入:
所以
因此
(c) 回授因子
源極電壓完整回送至運算放大器的反相端,沒有分壓衰減,因此
(d) 與
開迴路增益為
因此迴路增益為
但考慮運算放大器本身的增益 ,總迴路增益為
代入 :
故
閉迴路增益為
因此
所以