111 年 國立中正大學電機工程學系碩士班晶片系統組《電子學》
第 1 題30 分
Fig. P1 shows a two-stage OP AMP with all transistors using the following parameters: , , , , and . (Note: Transistors , , and are matched; and are matched; and and are matched. , and stand for dc voltages of gate-source voltage, output resistance, and transconductance of , respectively.)
(a) Assume that two inputs are grounded and channel length modulation effects are ignored, please calculate , , , and . Then, please identify the input common mode range. (5%)
(b) Please calculate the overall voltage gain (), where . (8%)
(c) Please show that the common mode gain () of the current-mirror loaded differential amplifier is approximately equal to . (12%)
(d) Please calculate the CMRR of the current-mirror loaded differential amplifier. (5%)
🖼️【此處有附圖,請對照原卷】
登入後即可作答並保存紀錄。
核心觀念
本題考查兩級 CMOS 運算放大器的:
- MOS 電流鏡偏壓與工作點
- MOS 飽和區條件與輸入共模範圍
- 電流鏡負載差動對的差模增益
- 有限輸出電阻造成的共模增益
- 共模抑制比
MOS 飽和區電流公式為
對 PMOS 則使用
且
(a) 偏壓電壓與輸入共模範圍
1. 、、
參考電流為
由於 、、 匹配,三者電流皆為 。對 :
因此
所以尾電流源 的過驅電壓也是 。
2. 、
兩個輸入接地且電路對稱,因此尾電流平均分流:
因為
故
3. 、
由
以及 :
又 ,所以
由於題目要求 :
4.
的閘極與 的閘極相接,且
因此
其過驅電壓為
所以
5. 輸入共模範圍
令兩輸入的共模電壓為 。、 的源極電壓為
下限
必須保持飽和:
源極接於 ,因此
代入 :
上限
在平衡偏壓下, 的汲極電壓約為
必須保持飽和:
因此
故輸入共模範圍為
第 2 題12 分
Fig. P2 shows an amplifier circuit, in which the transistor has , , , , and . Please use open-circuit time constants method to find the upper 3-dB frequency (), also determine the unity-gain frequency. (12%)
🖼️【此處有附圖,請對照原卷】
登入後即可作答並保存紀錄。
核心觀念
本題為共源級放大器,利用開路時間常數法(Open-Circuit Time Constants, OCTC)估計高頻截止頻率。
主要公式為
其中每個電容的時間常數,皆是在其他電容開路、獨立電壓源設為零時求得。
低頻電壓增益為
在單一主極點近似下,單位增益頻率為
解題方法
交流等效電路中, 接交流地,因此汲極端的等效電阻為
閘極信號源歸零後,閘極經由信號源內阻 接地,因此
1. 所造成的時間常數
兩端分別接閘極與交流地,因此
2. 所造成的時間常數
接在汲極與交流地之間,因此
3. 所造成的時間常數
跨接閘極與汲極,且共源級具有跨導回授效應。其等效時間常數為
已知
因此
故
第 3 題8 分
Please implement the CMOS realization of the logic function: . (8%)
登入後即可作答並保存紀錄。
核心觀念
本題考查**CMOS 靜態邏輯閘(Static CMOS Logic Gate)**的電路實現與結構設計。
CMOS 靜態邏輯電路由兩個互補的網路組成:
- Pull-Up Network (PUN,上拉網路):由 PMOS 電晶體組成,連接於電源 與輸出端 之間。當輸出應為高電位(Logical '1')時導通。
- Pull-Down Network (PDN,下拉網路):由 NMOS 電晶體組成,連接於輸出端 與地端 之間。當輸出應為低電位(Logical '0')時導通。
在 CMOS 靜態邏輯閘的設計規則中:
- AND(邏輯與)關係:
- 在 PDN 中以**串聯(Series)**方式實現。
- 在 PUN 中以**並聯(Parallel)**方式實現。
- OR(邏輯或)關係:
- 在 PDN 中以**並聯(Parallel)**方式實現。
- 在 PUN 中以**串聯(Series)**方式實現。
此外,標準 CMOS 邏輯閘本質上具有**邏輯反相(Inverting)**特性。一般的 CMOS 單級邏輯閘直接輸出的布林函數形式為反相輸出 。若題目要求的輸出為正邏輯 ,則需採用「CMOS 反相邏輯閘 + CMOS 反相器(Inverter)」的兩級架構來實現。
解題方法
Step 1:求取下拉網路(PDN)的邏輯表達式
根據 CMOS 的反相特性,我們先求輸出為低電位(連接至地端 )時的邏輯函數 。
將原邏輯函數 取反相:
此處 即代表 PDN 的導通條件(當 時,PDN 導通將 拉至 )。
因此,PDN 的結構可以直接由 內部邏輯推導(即 的條件對應 PDN 的連接關係):
- 內部 : 與 串聯。
- 內部 : 與 串聯。
- :上述兩組串聯結構相互並聯。
*整體乘以 :上述並聯結構再與 串聯。
Step 2:利用狄摩根定律(De Morgan's Laws)推導上拉網路(PUN)
根據對偶原理(Duality),PUN 的邏輯推導如下:
對應 PMOS 的連接關係為:
- 與 並聯。
- 與 並聯。
- 上述兩組並聯結構相互串聯。
- 整體結構再與 並聯。
Step 3:電路架構與元件配置
由於單級 CMOS 複合閘(Complex Gate)實現的是 ,為了得到目標輸出 ,電路分為兩級:
- 第一級:CMOS 複合邏輯閘
- PDN (NMOS 網路):
- 與 串聯成第一分支。
- 與 串聯成第二分支。
- 第一分支與第二分支並聯後,再與 串聯連接至 。
- PUN (PMOS 網路):
- PDN (NMOS 網路):
第 4 題10 分
For a silicon-based diode with cross-sectional area , the doping of p-side and n-side are and , respectively. The intrinsic carrier concentration (), the thermal voltage () and the dielectric constant at 300K are , and , respectively.
(a) To determine the carrier concentrations () on the both sides of pn diode.? (5%)
(b) What's the built-in potential () over the junction. (5%)
登入後即可作答並保存紀錄。
核心觀念
本題考查半導體物理與 接面( Junction)的基礎特性,包含平衡狀態下的多數載子與少數載子濃度計算,以及接面建立的內建電位(Built-in Potential, 或 )。
- 熱平衡下的載子濃度與質量作用定律(Mass-Action Law):
- 在熱平衡且完全游離(Complete Ionization)假設下,多數載子濃度等於摻雜濃度:
- 區多數載子濃度:
- 區多數載子濃度:
- 熱平衡狀態下少數載子濃度遵守質量作用定律 :
- 區少數載子濃度:
- 區少數載子濃度:
- 在熱平衡且完全游離(Complete Ionization)假設下,多數載子濃度等於摻雜濃度:
- 內建電位公式(Built-in Potential):
- 接面的內建電位由兩側多數載子濃度的擴散效應與漂移平衡所決定,公式為:
- 其中 為熱電壓(Thermal Voltage),在 時已知 。
- 接面的內建電位由兩側多數載子濃度的擴散效應與漂移平衡所決定,公式為:
解題方法與詳細推導
(a) 求 二極體兩側之載子濃度 ()
由題目給定條件:
- 區受主摻雜濃度
- 區供主摻雜濃度
- 本質載子濃度
-
區載子濃度 ():
- 多數空穴(電洞)濃度:
- 少數電子濃度(代入質量作用定律):
- 多數空穴(電洞)濃度:
-
區載子濃度 ():
- 多數電子濃度:
- 少數空穴(電洞)濃度(代入質量作用定律):
- 多數電子濃度:
第 5 題20 分
Fig. P5 is a feedback transconductance amplifier. All the MOS transistors are operated at and with and . The values of resistors and are .
(a) If the gate is at zero dc voltage. Under negative feedback, what will be the gate voltage at ? (5%)
(b) Please approximate the value of feedback network. (5%)
(c) Please determine the open-loop gain . (5%)
(d) Find the value of . (5%)
🖼️【此處有附圖,請對照原卷】
登入後即可作答並保存紀錄。
核心觀念
本題考查 MOS 差動對、電流鏡負載、源極追隨器,以及負回授放大器的基本參數:
-
MOS 跨導:
-
MOS 輸出電阻:
-
電壓負回授係數:
-
負回授後的輸出電阻:
其中 為開迴路電壓增益。
(a) 的閘極直流電壓
與 構成對稱差動對,且負回授會使兩個輸入端的電壓趨於相等。
已知 的閘極直流電壓為
在負回授平衡狀態下,
因此
此時尾電流 平均分配,因此
(b) 回授網路的 值
圖中輸出電壓直接回送至 的閘極,因此回授電壓近似等於輸出電壓:
所以
故
(c) 開迴路增益
1. 差動對與電流鏡負載
對 、 而言,
因此
每一支的輸出電阻為
差動輸出節點的等效電阻近似為
因此差動對產生的電壓增益大小約為
2. 源極追隨器
近似取 的汲極電流為 ,則
第 6 題20 分
Fig. P6 is a common-gate amplifier with current-mirror biased, all of the transistors are with , , and . is and just only plays as ac signal without dc component.
(a) Estimating for all transistors.? (5%)
(b) What's the transconductance of with a prediction of over-drive voltage ? (5%)
(c) Finding the values of ? (5%)
(d) Finding the values of ? (5%)
🖼️【此處有附圖,請對照原卷】
登入後即可作答並保存紀錄。
核心觀念
本題結合電流鏡偏壓與共閘極放大器的小訊號分析。採用 MOS 飽和區平方律估算偏壓,再將通道長度調變以輸出電阻納入小訊號模型:
輸入電阻須考慮汲極負載;輸出電阻則依圖中箭頭指定的方向,以測試電壓法求得。
解題方法
圖 P6 中,、 為 PMOS 電流鏡,源極接 ;二極體接法的 承受 參考電流, 的汲極接至 汲極與輸出節點。 為 NMOS 共閘極級,閘極接固定偏壓 ,源極經 接交流訊號源; 向上看入源極, 向下看入 汲極。
交流分析時,電源與固定偏壓均視為交流接地,理想直流電流源視為開路。
(a) 各電晶體的輸出電阻
以匹配電流鏡的近似,忽略通道長度調變對直流鏡射比例的影響:
因此三顆電晶體的本質輸出電阻皆為
此處求的是 ; 採二極體接法,其汲極與閘極短接節點的等效電阻另為 。
(b) 的過驅電壓與跨導
由 :
因此
相應的 。將 代回平方律,可得 ,符合偏壓電流。
(c) 輸入電阻
的閘極與源極皆為交流接地,因此其汲極負載為
在 源極施加測試電壓 ,令流入源極的電流為 、汲極電壓為 。由 ,源極端電流為
閘極不吸收電流,因此 亦等於流經汲極負載的電流:
代入並整理:
故