111 年 國立中正大學電機工程學系碩士班計算機工程組《電子學》

📄 試題原卷 免費註冊後即可對照原始考卷 PDF免費註冊

第 1 題30 分

Fig. P1 shows a two-stage OP AMP with all transistors using the following parameters: μnCox=2μpCox=200 μA/V2\mu_n C_{\text{ox}} = 2\mu_p C_{\text{ox}} = 200\text{ }\mu\text{A/V}^2, Vtn=−Vtp=0.6 VV_{tn} = -V_{tp} = 0.6\text{ V}, ∣VA∣=20 V|V_A| = 20\text{ V}, (W/L)M1,M2,M5,M6,M7=6.25(W/L)_{M1, M2, M5, M6, M7} = 6.25, and (W/L)M3,M4,M8=12.5(W/L)_{M3, M4, M8} = 12.5. (Note: Transistors M1M_1, M2M_2, and M7M_7 are matched; M3M_3 and M4M_4 are matched; and M5M_5 and M6M_6 are matched. VGS∣i=1–8V_{GS|i=1\text{--}8}, roi∣i=1–8r_{oi|i=1\text{--}8} and gmi∣i=1–8g_{mi|i=1\text{--}8} stand for dc voltages of gate-source voltage, output resistance, and transconductance of Mi∣i=1–8M_{i|i=1\text{--}8}, respectively.)

(a) Assume that two inputs are grounded and channel length modulation effects are ignored, please calculate VGS1V_{GS1}, VGS3V_{GS3}, VGS5V_{GS5}, and VGS8V_{GS8}. Then, please identify the input common mode range. (5%)
(b) Please calculate the overall voltage gain (vo/vidv_o/v_{id}), where vid=vI+−vI−v_{id} = v_I^+ - v_I^-. (8%)
(c) Please show that the common mode gain (AcmA_{\text{cm}}) of the current-mirror loaded differential amplifier is approximately equal to −1/(2ro2×gm5)-1/(2r_{o2} \times g_{m5}). (12%)
(d) Please calculate the CMRR of the current-mirror loaded differential amplifier. (5%)

🖼️【此處有附圖,請對照原卷】

🖼️ 本題含圖表,以下為原卷對應頁面:
原卷第 2 頁

登入後即可作答並保存紀錄。

這一題的完整詳解

核心觀念

本題考查兩級 CMOS 運算放大器的:

  • MOS 電流鏡偏壓與工作點
  • MOS 飽和區條件與輸入共模範圍
  • 電流鏡負載差動對的差模增益
  • 有限輸出電阻造成的共模增益
  • 共模抑制比

MOS 飽和區電流公式為

ID=12μCoxWLVOV2,VOV=VGS−VTNI_D=\frac{1}{2}\mu C_{\mathrm{ox}}\frac WL V_{OV}^2, \qquad V_{OV}=V_{GS}-V_{TN}

對 PMOS 則使用

ID=12μpCoxWLVOV2,VOV=VSG−∣VTP∣I_D=\frac{1}{2}\mu_p C_{\mathrm{ox}}\frac WL V_{OV}^2, \qquad V_{OV}=V_{SG}-|V_{TP}|

且

gm=2IDVOV,ro=∣VA∣ID.g_m=\frac{2I_D}{V_{OV}}, \qquad r_o=\frac{|V_A|}{I_D}.

(a) 偏壓電壓與輸入共模範圍

1. M1M_1、M2M_2、M7M_7

參考電流為

IREF=0.1 mA.I_{\mathrm{REF}}=0.1\text{ mA}.

由於 M1M_1、M2M_2、M7M_7 匹配,三者電流皆為 0.1 mA0.1\text{ mA}。對 M1M_1:

μnCoxWL=200 μA/V2×6.25=1.25 mA/V2\mu_n C_{\mathrm{ox}}\frac WL =200\ \mu\text{A/V}^2\times 6.25 =1.25\text{ mA/V}^2

因此

VOV1=2ID1μnCox(W/L)=2(0.1)1.25=0.4 VV_{OV1} =\sqrt{\frac{2I_{D1}}{\mu_n C_{\mathrm{ox}}(W/L)}} =\sqrt{\frac{2(0.1)}{1.25}} =0.4\text{ V} VGS1=0.6+0.4=1.0 V\boxed{V_{GS1}=0.6+0.4=1.0\text{ V}}

所以尾電流源 M2M_2 的過驅電壓也是 0.4 V0.4\text{ V}。


2. M3M_3、M4M_4

兩個輸入接地且電路對稱,因此尾電流平均分流:

ID3=ID4=0.05 mA.I_{D3}=I_{D4}=0.05\text{ mA}.

因為

μnCoxWL=200 μA/V2×12.5=2.5 mA/V2\mu_n C_{\mathrm{ox}}\frac WL =200\ \mu\text{A/V}^2\times 12.5 =2.5\text{ mA/V}^2

故

VOV3=2(0.05)2.5=0.2 VV_{OV3} =\sqrt{\frac{2(0.05)}{2.5}} =0.2\text{ V} VGS3=0.6+0.2=0.8 V\boxed{V_{GS3}=0.6+0.2=0.8\text{ V}}

3. M5M_5、M6M_6

由

μpCox=μnCox2=100 μA/V2\mu_p C_{\mathrm{ox}} =\frac{\mu_n C_{\mathrm{ox}}}{2} =100\ \mu\text{A/V}^2

以及 (W/L)M5=6.25(W/L)_{M5}=6.25:

μpCoxWL=0.625 mA/V2\mu_p C_{\mathrm{ox}}\frac WL =0.625\text{ mA/V}^2

又 ID5=ID6=0.05 mAI_{D5}=I_{D6}=0.05\text{ mA},所以

VOV5=2(0.05)0.625=0.4 VV_{OV5} =\sqrt{\frac{2(0.05)}{0.625}} =0.4\text{ V} VSG5=0.6+0.4=1.0 VV_{SG5}=0.6+0.4=1.0\text{ V}

由於題目要求 VGS5V_{GS5}:

VGS5=−1.0 V\boxed{V_{GS5}=-1.0\text{ V}}

4. M8M_8

M8M_8 的閘極與 M6M_6 的閘極相接,且

(WL)M8=12.5=2(WL)M6.\left(\frac WL\right)_{M8}=12.5 =2\left(\frac WL\right)_{M6}.

因此

ID8=2ID6=0.1 mA.I_{D8}=2I_{D6}=0.1\text{ mA}.

其過驅電壓為

VOV8=2(0.1)100 μA/V2×12.5=0.4 VV_{OV8} =\sqrt{\frac{2(0.1)}{100\ \mu\text{A/V}^2\times 12.5}} =0.4\text{ V}

所以

VSG8=0.6+0.4=1.0 VV_{SG8}=0.6+0.4=1.0\text{ V} VGS8=−1.0 V\boxed{V_{GS8}=-1.0\text{ V}}

5. 輸入共模範圍

令兩輸入的共模電壓為 VCMV_{CM}。M3M_3、M4M_4 的源極電壓為

VS=VCM−VGS3=VCM−0.8.V_S=V_{CM}-V_{GS3}=V_{CM}-0.8.

下限

M2M_2 必須保持飽和:

VDS2≥VOV2=0.4 V.V_{DS2}\ge V_{OV2}=0.4\text{ V}.

M2M_2 源極接於 VSS=−2.5 VV_{SS}=-2.5\text{ V},因此

VS≥−2.5+0.4=−2.1 V.V_S\ge -2.5+0.4=-2.1\text{ V}.

代入 VS=VCM−0.8V_S=V_{CM}-0.8:

VCM−0.8≥−2.1V_{CM}-0.8\ge -2.1 VCM≥−1.3 V.V_{CM}\ge -1.3\text{ V}.

上限

在平衡偏壓下,M5M_5 的汲極電壓約為

VD=VDD−VSG5=2.5−1.0=1.5 V.V_D=V_{DD}-V_{SG5}=2.5-1.0=1.5\text{ V}.

M3M_3 必須保持飽和:

VD−VS≥VOV3=0.2 V.V_D-V_S\ge V_{OV3}=0.2\text{ V}.

因此

1.5−(VCM−0.8)≥0.21.5-(V_{CM}-0.8)\ge 0.2 VCM≤2.1 V.V_{CM}\le 2.1\text{ V}.

故輸入共模範圍為

🔒

後續完整解題步驟與【答案】

免費註冊,享三天全站完整詳解閱覽。

免費註冊

第 2 題12 分

Fig. P2 shows an amplifier circuit, in which the transistor M1M_1 has gm=2 mA/Vg_m = 2\text{ mA/V}, ro=20 kΩr_o = 20\text{ k}\Omega, Cgs=40 fFC_{gs} = 40\text{ fF}, Cgd=10 fFC_{gd} = 10\text{ fF}, and Cdb=10 fFC_{db} = 10\text{ fF}. Please use open-circuit time constants method to find the upper 3-dB frequency (fHf_H), also determine the unity-gain frequency. (12%)

🖼️【此處有附圖,請對照原卷】

🖼️ 本題含圖表,以下為原卷對應頁面:
原卷第 2 頁

登入後即可作答並保存紀錄。

這一題的完整詳解

核心觀念

本題為共源級放大器,利用開路時間常數法(Open-Circuit Time Constants, OCTC)估計高頻截止頻率。

主要公式為

ωH≃1∑iRiCi,fH≃12π∑iRiCi\omega_H \simeq \frac{1}{\sum_i R_iC_i}, \qquad f_H \simeq \frac{1}{2\pi\sum_i R_iC_i}

其中每個電容的時間常數,皆是在其他電容開路、獨立電壓源設為零時求得。

低頻電壓增益為

Av0=−gm(RD∥ro)A_{v0}=-g_m(R_D\parallel r_o)

在單一主極點近似下,單位增益頻率為

fu≃∣Av0∣fHf_u \simeq |A_{v0}|f_H

解題方法

交流等效電路中,VDDV_{DD} 接交流地,因此汲極端的等效電阻為

RD′=20 kΩ∥ro=20 kΩ∥20 kΩ=10 kΩR_D'=20\,\text{k}\Omega\parallel r_o =20\,\text{k}\Omega\parallel20\,\text{k}\Omega =10\,\text{k}\Omega

閘極信號源歸零後,閘極經由信號源內阻 20 kΩ20\,\text{k}\Omega 接地,因此

RG=20 kΩR_G=20\,\text{k}\Omega

1. CgsC_{gs} 所造成的時間常數

CgsC_{gs} 兩端分別接閘極與交流地,因此

τgs=RGCgs\tau_{gs}=R_GC_{gs} τgs=(20 kΩ)(40 fF)=0.8 ns\tau_{gs} =(20\,\text{k}\Omega)(40\,\text{fF}) =0.8\,\text{ns}

2. CdbC_{db} 所造成的時間常數

CdbC_{db} 接在汲極與交流地之間,因此

τdb=RD′Cdb\tau_{db}=R_D'C_{db} τdb=(10 kΩ)(10 fF)=0.1 ns\tau_{db} =(10\,\text{k}\Omega)(10\,\text{fF}) =0.1\,\text{ns}

3. CgdC_{gd} 所造成的時間常數

CgdC_{gd} 跨接閘極與汲極,且共源級具有跨導回授效應。其等效時間常數為

τgd=Cgd[RG+RD′+gmRGRD′]\tau_{gd} =C_{gd}\left[R_G+R_D'+g_mR_GR_D'\right]

已知

gm=2 mA/V=2 mSg_m=2\,\text{mA/V}=2\,\text{mS}

因此

gmRG=(2 mS)(20 kΩ)=40g_mR_G=(2\,\text{mS})(20\,\text{k}\Omega)=40

故

🔒

後續完整解題步驟與【答案】

免費註冊,享三天全站完整詳解閱覽。

免費註冊

第 3 題8 分

Please implement the CMOS realization of the logic function: Y=(A⋅B+C⋅D)⋅EY = (A \cdot B + C \cdot D) \cdot E. (8%)

登入後即可作答並保存紀錄。

這一題的完整詳解

核心觀念

本題考查**CMOS 靜態邏輯閘(Static CMOS Logic Gate)**的電路實現與結構設計。

CMOS 靜態邏輯電路由兩個互補的網路組成:

  1. Pull-Up Network (PUN,上拉網路):由 PMOS 電晶體組成,連接於電源 VDDV_{DD} 與輸出端 YY 之間。當輸出應為高電位(Logical '1')時導通。
  2. Pull-Down Network (PDN,下拉網路):由 NMOS 電晶體組成,連接於輸出端 YY 與地端 GNDGND 之間。當輸出應為低電位(Logical '0')時導通。

在 CMOS 靜態邏輯閘的設計規則中:

  • AND(邏輯與)關係:
    • 在 PDN 中以**串聯(Series)**方式實現。
    • 在 PUN 中以**並聯(Parallel)**方式實現。
  • OR(邏輯或)關係:
    • 在 PDN 中以**並聯(Parallel)**方式實現。
    • 在 PUN 中以**串聯(Series)**方式實現。

此外,標準 CMOS 邏輯閘本質上具有**邏輯反相(Inverting)**特性。一般的 CMOS 單級邏輯閘直接輸出的布林函數形式為反相輸出 Yˉ\bar{Y}。若題目要求的輸出為正邏輯 YY,則需採用「CMOS 反相邏輯閘 + CMOS 反相器(Inverter)」的兩級架構來實現。


解題方法

Step 1:求取下拉網路(PDN)的邏輯表達式 Yˉ\bar{Y}

根據 CMOS 的反相特性,我們先求輸出為低電位(連接至地端 GNDGND)時的邏輯函數 Yˉ\bar{Y}。
將原邏輯函數 Y=(A⋅B+C⋅D)⋅EY = (A \cdot B + C \cdot D) \cdot E 取反相:

Yˉ=(A⋅B+C⋅D)⋅E‾\bar{Y} = \overline{(A \cdot B + C \cdot D) \cdot E}

此處 Yˉ\bar{Y} 即代表 PDN 的導通條件(當 Yˉ=1\bar{Y} = 1 時,PDN 導通將 YY 拉至 GNDGND)。
因此,PDN 的結構可以直接由 YY 內部邏輯推導(即 YY 的條件對應 PDN 的連接關係):

  • 內部 A⋅BA \cdot B:AA 與 BB 串聯。
  • 內部 C⋅DC \cdot D:CC 與 DD 串聯。
  • (A⋅B+C⋅D)(A \cdot B + C \cdot D):上述兩組串聯結構相互並聯。
    *整體乘以 EE:上述並聯結構再與 EE 串聯。

Step 2:利用狄摩根定律(De Morgan's Laws)推導上拉網路(PUN)

根據對偶原理(Duality),PUN 的邏輯推導如下:

Y‾=(A⋅B+C⋅D)‾+Eˉ=(Aˉ+Bˉ)⋅(Cˉ+Dˉ)+Eˉ\overline{Y} = \overline{(A \cdot B + C \cdot D)} + \bar{E} = (\bar{A} + \bar{B}) \cdot (\bar{C} + \bar{D}) + \bar{E}

對應 PMOS 的連接關係為:

  • AA 與 BB 並聯。
  • CC 與 DD 並聯。
  • 上述兩組並聯結構相互串聯。
  • 整體結構再與 EE 並聯。

Step 3:電路架構與元件配置

由於單級 CMOS 複合閘(Complex Gate)實現的是 Ymid=Yˉ=(A⋅B+C⋅D)⋅E‾Y_{mid} = \bar{Y} = \overline{(A \cdot B + C \cdot D) \cdot E},為了得到目標輸出 YY,電路分為兩級:

  1. 第一級:CMOS 複合邏輯閘
    • PDN (NMOS 網路):
      • MNAM_{NA} 與 MNBM_{NB} 串聯成第一分支。
      • MNCM_{NC} 與 MNDM_{ND} 串聯成第二分支。
      • 第一分支與第二分支並聯後,再與 MNEM_{NE} 串聯連接至 GNDGND。
    • PUN (PMOS 網路):
🔒

後續完整解題步驟與【答案】

免費註冊,享三天全站完整詳解閱覽。

免費註冊

第 4 題10 分

For a silicon-based pnpn diode with cross-sectional area 10−4 cm210^{-4}\text{ cm}^2, the doping of p-side and n-side are 5×1017/cm35 \times 10^{17}/\text{cm}^3 and 5×1016/cm35 \times 10^{16}/\text{cm}^3, respectively. The intrinsic carrier concentration (nin_i), the thermal voltage (VTV_T) and the dielectric constant at 300K are 1.5×1010 cm−31.5 \times 10^{10}\text{ cm}^{-3}, 25.9 mV25.9\text{ mV} and 1.05×10−10 F/m1.05 \times 10^{-10}\text{ F/m}, respectively.

(a) To determine the carrier concentrations (pp,np,nn,pnp_p, n_p, n_n, p_n) on the both sides of pn diode.? (5%)
(b) What's the built-in potential (V0V_0) over the junction. (5%)

登入後即可作答並保存紀錄。

這一題的完整詳解

核心觀念

本題考查半導體物理與 pnpn 接面(pnpn Junction)的基礎特性,包含平衡狀態下的多數載子與少數載子濃度計算,以及接面建立的內建電位(Built-in Potential, V0V_0 或 VbiV_{bi})。

  1. 熱平衡下的載子濃度與質量作用定律(Mass-Action Law):
    • 在熱平衡且完全游離(Complete Ionization)假設下,多數載子濃度等於摻雜濃度:
      • pp 區多數載子濃度:pp≈NAp_p \approx N_A
      • nn 區多數載子濃度:nn≈NDn_n \approx N_D
    • 熱平衡狀態下少數載子濃度遵守質量作用定律 n⋅p=ni2n \cdot p = n_i^2:
      • pp 區少數載子濃度:np=ni2NAn_p = \frac{n_i^2}{N_A}
      • nn 區少數載子濃度:pn=ni2NDp_n = \frac{n_i^2}{N_D}
  2. 內建電位公式(Built-in Potential):
    • pnpn 接面的內建電位由兩側多數載子濃度的擴散效應與漂移平衡所決定,公式為:
      V0=VTln⁡(NA⋅NDni2)V_0 = V_T \ln\left(\frac{N_A \cdot N_D}{n_i^2}\right)
    • 其中 VTV_T 為熱電壓(Thermal Voltage),在 T=300 KT = 300\text{ K} 時已知 VT=25.9 mVV_T = 25.9\text{ mV}。

解題方法與詳細推導

(a) 求 pnpn 二極體兩側之載子濃度 (pp,np,nn,pnp_p, n_p, n_n, p_n)

由題目給定條件:

  • pp 區受主摻雜濃度 NA=5×1017 cm−3N_A = 5 \times 10^{17}\text{ cm}^{-3}
  • nn 區供主摻雜濃度 ND=5×1016 cm−3N_D = 5 \times 10^{16}\text{ cm}^{-3}
  • 本質載子濃度 ni=1.5×1010 cm−3n_i = 1.5 \times 10^{10}\text{ cm}^{-3}
  1. pp 區載子濃度 (pp,npp_p, n_p):

    • 多數空穴(電洞)濃度:
      pp=NA=5×1017 cm−3p_p = N_A = 5 \times 10^{17}\text{ cm}^{-3}
    • 少數電子濃度(代入質量作用定律):
      np=ni2NA=(1.5×1010)25×1017=2.25×10205×1017=450 cm−3n_p = \frac{n_i^2}{N_A} = \frac{(1.5 \times 10^{10})^2}{5 \times 10^{17}} = \frac{2.25 \times 10^{20}}{5 \times 10^{17}} = 450\text{ cm}^{-3}
  2. nn 區載子濃度 (nn,pnn_n, p_n):

    • 多數電子濃度:
      nn=ND=5×1016 cm−3n_n = N_D = 5 \times 10^{16}\text{ cm}^{-3}
    • 少數空穴(電洞)濃度(代入質量作用定律):
🔒

後續完整解題步驟與【答案】

免費註冊,享三天全站完整詳解閱覽。

免費註冊

第 5 題20 分

Fig. P5 is a feedback transconductance amplifier. All the MOS transistors are operated at ∣Vov∣=0.2V|V_{ov}| = 0.2\text{V} and with ∣Vt∣=0.5V|V_t| = 0.5\text{V} and ∣VA∣=20V|V_A| = 20\text{V}. The values of resistors RSR_S and RFR_F are 10 kΩ10\text{ k}\Omega.

(a) If the M1M_1 gate is at zero dc voltage. Under negative feedback, what will be the gate voltage at M2M_2? (5%)
(b) Please approximate the β\beta value of feedback network. (5%)
(c) Please determine the open-loop gain AA. (5%)
(d) Find the value of RoutR_{\text{out}}. (5%)

🖼️【此處有附圖,請對照原卷】

🖼️ 本題含圖表,以下為原卷對應頁面:
原卷第 3 頁

登入後即可作答並保存紀錄。

這一題的完整詳解

核心觀念

本題考查 MOS 差動對、電流鏡負載、源極追隨器,以及負回授放大器的基本參數:

  • MOS 跨導:

    gm=2IDVovg_m=\frac{2I_D}{V_{ov}}

  • MOS 輸出電阻:

    ro=∣VA∣IDr_o=\frac{|V_A|}{I_D}

  • 電壓負回授係數:

    β=vfvo\beta=\frac{v_f}{v_o}

  • 負回授後的輸出電阻:

    Rout=Rout,OL1+AβR_{\text{out}}=\frac{R_{\text{out,OL}}}{1+A\beta}

其中 AA 為開迴路電壓增益。


(a) M2M_2 的閘極直流電壓

M1M_1 與 M2M_2 構成對稱差動對,且負回授會使兩個輸入端的電壓趨於相等。

已知 M1M_1 的閘極直流電壓為

VG1=0 VV_{G1}=0\text{ V}

在負回授平衡狀態下,

VG2≈VG1V_{G2}\approx V_{G1}

因此

VG2≈0 V\boxed{V_{G2}\approx 0\text{ V}}

此時尾電流 0.2 mA0.2\text{ mA} 平均分配,因此

ID1=ID2=0.1 mAI_{D1}=I_{D2}=0.1\text{ mA}


(b) 回授網路的 β\beta 值

圖中輸出電壓直接回送至 M2M_2 的閘極,因此回授電壓近似等於輸出電壓:

vf≈vov_f\approx v_o

所以

β=vfvo≈1\beta=\frac{v_f}{v_o}\approx 1

故

β≈1\boxed{\beta\approx 1}


(c) 開迴路增益 AA

1. 差動對與電流鏡負載

對 M1M_1、M2M_2 而言,

ID1=ID2=0.1 mAI_{D1}=I_{D2}=0.1\text{ mA}

因此

gm1=gm2=2(0.1 mA)0.2 V=1 mSg_{m1}=g_{m2} =\frac{2(0.1\text{ mA})}{0.2\text{ V}} =1\text{ mS}

每一支的輸出電阻為

ro1=ro2=20 V0.1 mA=200 kΩr_{o1}=r_{o2} =\frac{20\text{ V}}{0.1\text{ mA}} =200\text{ k}\Omega

差動輸出節點的等效電阻近似為

RD=ro2∥ro4=200 kΩ∥200 kΩ=100 kΩR_D=r_{o2}\parallel r_{o4} =200\text{ k}\Omega\parallel200\text{ k}\Omega =100\text{ k}\Omega

因此差動對產生的電壓增益大小約為

A1=gm1RD=(1 mS)(100 kΩ)=100A_1=g_{m1}R_D =(1\text{ mS})(100\text{ k}\Omega) =100

2. M5M_5 源極追隨器

近似取 M5M_5 的汲極電流為 0.6 mA0.6\text{ mA},則

gm5=2(0.6 mA)0.2 V=6 mSg_{m5} =\frac{2(0.6\text{ mA})}{0.2\text{ V}} =6\text{ mS}
🔒

後續完整解題步驟與【答案】

免費註冊,享三天全站完整詳解閱覽。

免費註冊

第 6 題20 分

Fig. P6 is a common-gate amplifier with current-mirror biased, all of the transistors are with kn=kp=5 mA/V2k_n = k_p = 5\text{ mA/V}^2, ∣VA∣=30 V|V_A| = 30\text{ V}, and ∣Vt∣=0.8 V|V_t| = 0.8\text{ V}. RSR_S is 50 Ω50\text{ }\Omega and vsigv_{\text{sig}} just only plays as ac signal without dc component.

(a) Estimating ror_o for all transistors.? (5%)
(b) What's the transconductance of M1M_1 with a prediction of over-drive voltage Vov1V_{ov1}? (5%)
(c) Finding the values of RinR_{\text{in}}? (5%)
(d) Finding the values of RoutR_{\text{out}}? (5%)

🖼️【此處有附圖,請對照原卷】

🖼️ 本題含圖表,以下為原卷對應頁面:
原卷第 3 頁

登入後即可作答並保存紀錄。

這一題的完整詳解

核心觀念

本題結合電流鏡偏壓與共閘極放大器的小訊號分析。採用 MOS 飽和區平方律估算偏壓,再將通道長度調變以輸出電阻納入小訊號模型:

ID=12kVov 2,gm=2IDVov,ro≃∣VA∣ID.I_D=\frac12 kV_{ov}^{\,2},\qquad g_m=\frac{2I_D}{V_{ov}},\qquad r_o\simeq\frac{|V_A|}{I_D}.

輸入電阻須考慮汲極負載;輸出電阻則依圖中箭頭指定的方向,以測試電壓法求得。

解題方法

圖 P6 中,M2M_2、M3M_3 為 PMOS 電流鏡,源極接 VDD=3.0 VV_{DD}=3.0\,\text{V};二極體接法的 M3M_3 承受 50 μA50\,\mu\text{A} 參考電流,M2M_2 的汲極接至 M1M_1 汲極與輸出節點。M1M_1 為 NMOS 共閘極級,閘極接固定偏壓 VbiasV_{\text{bias}},源極經 RS=50 ΩR_S=50\,\Omega 接交流訊號源;RinR_{\text{in}} 向上看入源極,RoutR_{\text{out}} 向下看入 M1M_1 汲極。

交流分析時,電源與固定偏壓均視為交流接地,理想直流電流源視為開路。

(a) 各電晶體的輸出電阻

以匹配電流鏡的近似,忽略通道長度調變對直流鏡射比例的影響:

ID3=ID2=ID1=50 μA.I_{D3}=I_{D2}=I_{D1}=50\,\mu\text{A}.

因此三顆電晶體的本質輸出電阻皆為

ro1=ro2=ro3≃3050×10−6=600 kΩ.r_{o1}=r_{o2}=r_{o3} \simeq\frac{30}{50\times10^{-6}} =\boxed{600\,\text{k}\Omega}.

此處求的是 ror_o;M3M_3 採二極體接法,其汲極與閘極短接節點的等效電阻另為 1/(gm3+1/ro3)1/(g_{m3}+1/r_{o3})。

(b) M1M_1 的過驅電壓與跨導

由 kn=5 mA/V2k_n=5\,\text{mA/V}^2:

Vov1=2ID1kn=2(0.05)5=0.1414 V.V_{ov1} =\sqrt{\frac{2I_{D1}}{k_n}} =\sqrt{\frac{2(0.05)}{5}} =\boxed{0.1414\,\text{V}}.

因此

gm1=2ID1Vov1=2(50 μA)0.1414 V=0.7071 mS.g_{m1} =\frac{2I_{D1}}{V_{ov1}} =\frac{2(50\,\mu\text{A})}{0.1414\,\text{V}} =\boxed{0.7071\,\text{mS}}.

相應的 VGS1=Vt+Vov1=0.9414 VV_{GS1}=V_t+V_{ov1}=0.9414\,\text{V}。將 Vov1V_{ov1} 代回平方律,可得 12(5)(0.1414)2=0.05 mA\tfrac12(5)(0.1414)^2=0.05\,\text{mA},符合偏壓電流。

(c) 輸入電阻 RinR_{\text{in}}

M2M_2 的閘極與源極皆為交流接地,因此其汲極負載為

RL=ro2=600 kΩ.R_L=r_{o2}=600\,\text{k}\Omega.

在 M1M_1 源極施加測試電壓 viv_i,令流入源極的電流為 iii_i、汲極電壓為 vdv_d。由 vgs1=−viv_{gs1}=-v_i,源極端電流為

ii=gm1vi+vi−vdro1.i_i=g_{m1}v_i+\frac{v_i-v_d}{r_{o1}}.

閘極不吸收電流,因此 iii_i 亦等於流經汲極負載的電流:

vd=iiRL.v_d=i_iR_L.

代入並整理:

ii(ro1+RL)=(1+gm1ro1)vi.i_i(r_{o1}+R_L) =(1+g_{m1}r_{o1})v_i.

故

🔒

後續完整解題步驟與【答案】

免費註冊,享三天全站完整詳解閱覽。

免費註冊

其他考古題