112 年 國立中正大學電機工程學系碩士班電磁晶片組《電子學》

核心觀念

本題為 NMOS 共源極放大器偏壓設計，使用：

$$A_v \simeq -g_mR_D$$

因題目忽略通道長度調變效應，所以 $r_o\to\infty$。NMOS 飽和區關係為

$$I_D=K(V_{GS}-V_T)^2,\qquad K=0.2\ \text{mA/V}^2$$ $$g_m=2K(V_{GS}-V_T)=2\sqrt{KI_D}$$

題目要求：

$$A_v=-4,\qquad V_{DS,Q}=2\text{ V}$$

解題方法

題目附上的掃描圖為另一份考卷第 4～6 題，未包含本題所需的電路圖，因此 $R_{G1}$ 的數值必須依原電路中的 $V_{DD}$、另一個分壓電阻及接法決定。以下採用最常見的假設：

• NMOS 源極接地；
• 汲極經 $R_D$ 接至 $V_{DD}$；
• 閘極由 $R_{G1}$ 與另一個已知電阻形成分壓；
• 忽略閘極電流與 $r_o$。

由增益條件：

$$g_mR_D=4$$

又因 $V_{DS,Q}=2\text{ V}$：

$$V_{DD}-I_DR_D=2$$

由

$$g_m=2\sqrt{KI_D}$$

及 $R_D=4/g_m$，可得

$$I_DR_D =I_D\frac{4}{2\sqrt{KI_D}} =2\sqrt{\frac{I_D}{K}} =V_{DD}-2$$

因此

$$I_D=\frac{K(V_{DD}-2)^2}{4}$$

並且

$$R_D=\frac{4}{K(V_{DD}-2)}$$

代入 $K=0.2\ \text{mA/V}^2$：

$$\boxed{R_D=\frac{20}{V_{DD}-2}\ \text{k}\Omega}$$

此外，

$$V_{OV}=V_{GS}-V_T =\frac{V_{DD}-2}{2}$$

所以閘極直流電壓為

核心觀念

本題考查共源極 MOSFET 放大器的高頻響應，主要使用：

• MOSFET 小訊號跨導
  $g_m=\mu_n C_{ox}\frac WL(V_{GS}-V_T)$
• Miller 定理處理閘極—汲極電容 $C_{gd}$
• 高頻 $3\,\mathrm{dB}$ 頻率
  $f_H=\frac{1}{2\pi R_{\mathrm{eq}}C_{\mathrm{eq}}}$
• 耦合電容 $C_1,C_2$ 對低頻與直流的作用

不考慮通道長度調變，因此：

$r_o=\infty$

題目雖給出 $V_A=20\text{ V}$，但在此假設下不會用到。

題目資訊不足

目前附上的圖片不是本題第 2 題的電路圖，而是其他年度、其他題目的掃描頁面；因此無法讀出本題共源極放大器的下列必要參數：

• $R_D$
• 訊號源內阻 $R_{\mathrm{sig}}$
• 閘極偏壓電阻 $R_G$
• 電晶體的偏壓 $V_{GS}$ 或汲極電流 $I_D$
• 輸出端是否另接負載電阻
• $C_1,C_2$ 的實際接法

因此，(a)、(b) 無法得到唯一的數值頻寬。以下給出標準共源極電路下的完整計算式。

解題方法

設共源極級的源極為交流接地，汲極負載為

$R_D' = R_D\parallel R_L$

若 $R_L=0$ 代表輸出端沒有外接負載，則

$R_D'=R_D$

若 $R_L=10\,\mathrm{k}\Omega$，則

$R_D'=R_D\parallel 10\,\mathrm{k}\Omega$

1. 計算跨導

若已知偏壓電流 $I_D$，則

$g_m=\sqrt{2\mu_n C_{ox}\frac WL I_D}$

本題已知

$\mu_n C_{ox}\frac WL=0.2\ \mathrm{mA/V^2}$

所以

$g_m=\sqrt{0.4I_D}\quad \mathrm{mA/V}$

其中 $I_D$ 必須以 $\mathrm{mA}$ 代入。

若已知過驅電壓 $V_{OV}=V_{GS}-V_T$，則

$g_m=0.2V_{OV}\quad \mathrm{mA/V}$

2. Miller 等效輸入電容

共源極電壓增益近似為

$A_v=-g_mR_D'$

因此 $C_{gd}$ 在輸入端的 Miller 等效電容為

$C_{Mi}=C_{gd}(1-A_v)$

代入 $A_v=-g_mR_D'$：

$C_{Mi}=C_{gd}(1+g_mR_D')$

輸入端總等效電容為

$C_i=C_{gs}+C_{gd}(1+g_mR_D')$

使用題目數值：

$C_i=3\text{ pF}+2.5\text{ pF}(1+g_mR_D')$

3. Miller 等效輸出電容

輸出端等效電容為

$C_o=C_{gd}\left(1-\frac{1}{A_v}\right)$

由於 $A_v=-g_mR_D'$，因此

$C_o=2.5\text{ pF}\left(1+\frac{1}{g_mR_D'}\right)$

若電路圖還有汲極—基體電容 $C_{db}$，則必須再加上：

$C_o=C_{db}+C_{gd}\left(1+\frac{1}{g_mR_D'}\right)$

4. 輸入、輸出高頻極點

若輸入端等效電阻為

$R_i=R_{\mathrm{sig}}\parallel R_G$

則輸入極點為

$f_{Hi}=\frac{1}{2\pi R_iC_i}$

輸出極點為

$f_{Ho}=\frac{1}{2\pi R_D'C_o}$

整體上限 $3\,\mathrm{dB}$ 頻率通常由較低的極點決定：

$f_H\approx\min(f_{Hi},f_{Ho})$

更精確的結果可由兩個極點的完整傳遞函數求得。

(a) $R_L=0$

此時

$R_D'=R_D$

因此：

$C_i=3\text{ pF}+2.5\text{ pF}(1+g_mR_D)$

$C_o=2.5\text{ pF}\left(1+\frac{1}{g_mR_D}\right)$

核心觀念

本題考查 MOS 差動對的：

• 靜態功率與尾電流的關係
• 輸入差動訊號的最大線性範圍
• MOS 小訊號跨導 $g_m$
• 負載電阻 $R_D$ 對電壓增益與輸出擺幅的影響
• 有限尾端電阻 $R_{SS}$ 對差模增益與共模增益的影響

假設 $A_d$ 定義為差動輸出增益：

$$A_d=\frac{v_{od}}{v_{id}}=g_mR_D$$

且忽略通道長度調變與晶體管的 $r_o$。

---

(a) 求所需 $V_{OV}$

兩個匹配 MOS 在靜態時平均分配尾電流。當輸入差動電壓達到最大值而其中一支管子剛好截止時，有：

$$|v_{id,\max}|=\sqrt{2}V_{OV}$$

因此：

$$V_{OV}=\frac{v_{id,\max}}{\sqrt{2}} =\frac{0.25}{\sqrt{2}}$$ $$\boxed{V_{OV}\approx 0.177\text{ V}}$$

這是為了讓 $v_{id}=0.25\text{ V}$ 時，兩支 MOS 仍能維持差動對的正常操作範圍。

---

(b) 求 $Q_1$、$Q_2$ 的跨導

靜態功率由 $\pm1\text{ V}$ 電源提供，因此總電源電壓為：

$$V_{DD}-V_{SS}=1-(-1)=2\text{ V}$$

最大靜態功率為 $1\text{ mW}$，所以尾電流為：

$$P_Q=2I$$ $$1\text{ mW}=2I$$ $$I=0.5\text{ mA}$$

靜態時兩支晶體管平均分流：

$$I_{D1}=I_{D2}=\frac{I}{2}=0.25\text{ mA}$$

MOS 的跨導為：

$$g_m=\frac{2I_D}{V_{OV}}$$

代入數值：

$$g_m=\frac{2(0.25\text{ mA})}{0.177\text{ V}} \approx 2.83\text{ mS}$$

因此：

$$\boxed{g_{m1}=g_{m2}\approx2.83\text{ mS}}$$

---

(c) $R_D$ 的作用與選擇限制

$R_D$ 的主要作用是將 MOS 汲極電流變化轉換成輸出電壓變化：

$$v_o=-i_dR_D$$

對差動操作而言，差動電壓增益為：

$$A_d=g_mR_D$$

因此，增大 $R_D$ 可以提高電壓增益。由題目指定 $A_d=10$，可先求得所需的 $R_D$：

$$R_D=\frac{A_d}{g_m} =\frac{10}{2.83\text{ mS}} \approx3.54\text{ k}\Omega$$ $$\boxed{R_D\approx3.54\text{ k}\Omega}$$

但 $R_D$ 不能任意增大，原因如下：

1. $R_D$ 太大時，靜態壓降 $I_DR_D$ 增加，使汲極電壓下降。
2. 汲極電壓過低時，MOS 可能離開飽和區，無法維持原本的小訊號增益。
3. 輸出電壓擺幅會受到 $V_{DD}$、$V_{SS}$ 與飽和電壓的限制。
4. 電阻過大會降低可允許的輸出訊號範圍，造成失真。

MOS 維持飽和區必須滿足：

$$V_{DS}\ge V_{OV}$$

因此 $R_D$ 的最大值必須同時符合靜態工作點與輸出擺幅的電壓裕度。

---

(d) 求晶體管的寬長比 $W/L$

核心觀念

本題考查：

• 理想運算放大器的虛短：$v_+=v_-$。
• 理想運算放大器輸入端電流為零。
• 負回授電路的噪聲增益：
  $A_N=1+\frac{R_F}{R_1}$
• 輸入失調電壓與輸入偏置電流造成的輸出失調電壓疊加。

---

（1）求 $I_O$ 與 $R_O$

由圖 P4(a)，非反相端接地，因此負回授作用下：

$v_-=v_+=0$

故左側電流源所提供的 $0.5\ \text{mA}$ 全部流入電阻梯形網路。

由右向左逐級化簡：

最右端的 $500\ \Omega$ 與右側的 $1\ \text{k}\Omega$ 串並聯，可依序求得各節點等效電阻。從輸入端往右看，梯形網路的等效電阻為

$$R_{\text{eq}} =1\text{k}\Omega+ \left[ 1\text{k}\Omega\parallel \left( 500\Omega+ \left[ 1\text{k}\Omega\parallel \left( 500\Omega+ \left[ 1\text{k}\Omega\parallel 500\Omega \right] \right) \right] \right) \right]$$

逐級計算：

$$1\text{k}\Omega\parallel 500\Omega =333.3\Omega$$ $$500\Omega+333.3\Omega=833.3\Omega$$ $$1\text{k}\Omega\parallel833.3\Omega =454.5\Omega$$ $$500\Omega+454.5\Omega=954.5\Omega$$ $$1\text{k}\Omega\parallel954.5\Omega =488.4\Omega$$

因此

$$R_{\text{eq}}\approx1.488\ \text{k}\Omega$$

輸入電流為 $0.5\ \text{mA}$，最左側 $1\text{k}\Omega$ 上的電壓為

$$V_1=(0.5\ \text{mA})(1.488\ \text{k}\Omega) \approx0.744\ \text{V}$$

依各分流支路逐級計算，最右側輸出支路電流為

$$I_O\approx 0.100\ \text{mA}$$

輸出端電阻為從輸出端往左看，將理想電流源置零後的等效電阻：

核心觀念

本題考查 MOSFET 小訊號模型與含回授電阻的節點分析。飽和區 MOSFET 的跨導與輸出電阻為

$$g_m=\frac{2I_D}{V_{OV}},\qquad r_o=\frac{|V_A|}{I_D}$$

電流源以單一電晶體實作，因此也要以輸出電阻 $r_o$ 接入小訊號等效電路。電源端視為交流接地。

解題方法

圖中 $M_1$、$M_2$、$M_3$ 的偏壓電流皆為 $0.2\,\mathrm{mA}$，過驅電壓皆為 $0.4\,\mathrm{V}$；各電流源也各有一個電晶體，因此三個電流源都要計入輸出電阻。令 $v_x$ 為 $M_1$ 源極電壓，$v_d$ 為 $M_1$ 汲極與 $M_2$ 閘極的電壓，$v_y$ 為 $M_2$ 汲極與 $M_3$ 閘極的電壓，輸出為 $v_o$。圖中的 $18\,\mathrm{k\Omega}$ 電阻接在 $v_x$ 與 $v_o$ 之間。

先算出每個電晶體的小訊號參數：

$$g_m=\frac{2(0.2\,\mathrm{mA})}{0.4\,\mathrm{V}} =1\,\mathrm{mS}$$ $$r_o=\frac{20\,\mathrm{V}}{0.2\,\mathrm{mA}} =100\,\mathrm{k\Omega}$$

核心觀念

忽略短路電流時，CMOS 閘的動態功率來自負載電容充放電。每次輸出由低電位升至高電位，電源提供的能量為 $C_LV_{DD}^2$；若每秒有 $f_r$ 次低轉高，則

$$P_{\mathrm{dyn}}=C_LV_{DD}^2f_r$$

這裡的 $f_r$ 是輸出低轉高的頻率，不是輸出所有邊緣的總頻率。

解題方法

圖中上拉網路是兩個 PMOS 串聯、下拉網路是兩個 NMOS 並聯，因此是 NOR 閘：只有 $A=B=0$ 時，輸出 $Y$ 為高。負載電容為 $10\,\mathrm{fF}$，電源電壓為 $2.5\,\mathrm{V}$；輸入波形週期為 $1\,\mathrm{ns}$，輸出每週期低轉高一次，所以

$$f_r=\frac{1}{1\,\mathrm{ns}}=1\,\mathrm{GHz}$$

代入動態功率公式：

核心觀念

MOS 電晶體的導通狀態由閘源電壓決定；在三極區，電流須使用三極區電流式。輸出節點達到直流穩態時，流入節點的電流等於流出節點的電流。

解題方法

由圖可讀出：電源為 $2.5\,\mathrm{V}$；上方 $p$MOS 的源極接電源、閘極接地，$(W/L)_p=40$；下方 $n$MOS 的源極與閘極接地，$(W/L)_n=20$；輸出端 $V_y$ 接一個 $1\,\mathrm{k}\Omega$ 電阻至地。兩種電晶體的臨界電壓絕對值皆為 $0.5\,\mathrm{V}$，且 $2\mu_p C_{\mathrm{ox}}=\mu_n C_{\mathrm{ox}}=100\,\mu\mathrm{A}/\mathrm{V}^2$。

下方 $n$MOS 的 $V_{GS}=0$，小於臨界電壓，因此截止，沒有電流流經 $n$MOS。上方 $p$MOS 的 $V_{SG}=2.5\,\mathrm{V}$，過驅電壓為

$$V_{SG}-|V_{TH,p}|=2.5-0.5=2.0\,\mathrm{V}.$$

令 $V_{SD}=2.5-V_y$。先以 $p$MOS 三極區電流式建立輸出節點的電流平衡：

$$I_p=\mu_p C_{\mathrm{ox}}\frac{W}{L} \left[(V_{SG}-|V_{TH,p}|)V_{SD}-\frac{V_{SD}^2}{2}\right].$$