114 年 國立臺灣大學生物機電系碩士班甲組《電子學（B）》

核心觀念

本題考查「諧波失真」（harmonic distortion, HD）的定義與成因。

對一個理想線性放大器而言，若輸入為單一正弦波

$$v_i(t)=V_m\cos(\omega_0 t)$$

輸出只會是相同頻率的正弦波，僅振幅與相位可能改變：

$$v_o(t)=A V_m\cos(\omega_0 t+\phi)$$

其中 $\omega_0$ 為基頻角頻率。

若電路具有非線性，輸出不再是純正弦波，而可表示為傅立葉級數：

$$v_o(t)=V_0+V_1\cos(\omega_0t+\phi_1) +V_2\cos(2\omega_0t+\phi_2) +V_3\cos(3\omega_0t+\phi_3)+\cdots$$

其中：

• $\omega_0$：基頻
• $2\omega_0,3\omega_0,\ldots$：第二、第三階等諧波
• $V_0$：直流分量
• $V_1$：基頻分量

輸出中除基頻以外所產生的整數倍頻率成分，會使波形偏離原本的正弦形狀，此現象即為諧波失真。

常用的總諧波失真定義為

$$\mathrm{THD} = \frac{\sqrt{V_{2,\mathrm{rms}}^2+V_{3,\mathrm{rms}}^2+V_{4,\mathrm{rms}}^2+\cdots}} {V_{1,\mathrm{rms}}} \times 100\%$$

若只考慮二次與三次諧波，則

$$\mathrm{THD} = \frac{\sqrt{V_{2,\mathrm{rms}}^2+V_{3,\mathrm{rms}}^2}} {V_{1,\mathrm{rms}}} \times 100\%$$

因此，諧波失真不是單純的振幅變小，也不是隨機雜訊，而是由非線性所造成的額外頻率分量。

解題方法與推導

可將放大器的輸入—輸出關係以多項式近似：

$$v_o=a_0+a_1v_i+a_2v_i^2+a_3v_i^3+\cdots$$

令輸入為

$$v_i=V_m\cos\omega_0t$$

則二次項為

$$a_2v_i^2 = a_2V_m^2\cos^2\omega_0t$$

利用

$$\cos^2\theta=\frac{1+\cos2\theta}{2}$$

可得

$$a_2v_i^2 = \frac{a_2V_m^2}{2} + \frac{a_2V_m^2}{2}\cos2\omega_0t$$

因此二次非線性會產生：

1. 直流分量；
2. 第二諧波 $2\omega_0$。

三次項為

$$a_3v_i^3 = a_3V_m^3\cos^3\omega_0t$$

利用

$$\cos^3\theta=\frac{3\cos\theta+\cos3\theta}{4}$$

可得

$$a_3v_i^3 = \frac{3a_3V_m^3}{4}\cos\omega_0t + \frac{a_3V_m^3}{4}\cos3\omega_0t$$

因此三次非線性會造成：

1. 基頻振幅改變；
2. 第三諧波 $3\omega_0$ 產生。

核心觀念

CMRR（Common-Mode Rejection Ratio，共模拒斥比）是衡量差動放大器抑制「兩個輸入端共同存在之雜訊或干擾」能力的指標。

差動放大器的輸出可表示為

$$v_o=A_d v_d+A_{cm}v_{cm}$$

其中：

• $A_d$：差模增益（differential-mode gain）
• $A_{cm}$：共模增益（common-mode gain）
• $v_d=v_1-v_2$：差模輸入
• $v_{cm}=\dfrac{v_1+v_2}{2}$：共模輸入

CMRR 定義為差模增益與共模增益的比值：

$$\mathrm{CMRR}=\left|\frac{A_d}{A_{cm}}\right|$$

以分貝表示時：

$$\mathrm{CMRR}_{\mathrm{dB}} =20\log_{10}\left|\frac{A_d}{A_{cm}}\right|$$

CMRR 越大，代表電路越能放大兩輸入端的差異，同時抑制兩端共同受到的干擾。

---

解題方法

本題屬於觀念題，作答時應包含「定義」與「應用場合」兩部分。

1. 先區分差模訊號與共模訊號

若兩個輸入端分別為 $v_1$ 與 $v_2$：

• 有用訊號通常表現在兩端的差值：

$$v_d=v_1-v_2$$

• 外界電磁干擾、接地電位差等，常同時耦合至兩個輸入端，形成共模訊號：

$$v_{cm}=\frac{v_1+v_2}{2}$$

理想差動放大器只放大 $v_d$，完全不放大 $v_{cm}$，因此

$$A_{cm}=0 \quad\Rightarrow\quad \mathrm{CMRR}\to\infty$$

實際電路中 $A_{cm}$ 不會完全等於零，因此 CMRR 為有限值。

2. 說明 CMRR 的物理意義

假設差模增益為 $A_d=1000$，共模增益為 $A_{cm}=0.1$，則

$$\mathrm{CMRR} =\frac{1000}{0.1}=10000$$

換算為分貝：

$$\mathrm{CMRR}_{\mathrm{dB}} =20\log_{10}(10000)=80\ \mathrm{dB}$$

這表示差動訊號的放大能力比共模訊號的殘留放大能力大 $10^4$ 倍。CMRR 越高，共模干擾在輸出端造成的誤差越小。

---

CMRR 重要的應用場合

1. 儀表放大器與微小訊號量測

核心觀念

本題考查：

• 二極體定電壓降模型：導通時 $v_D=0.7\text{ V}$。
• 半波整流器的導通條件。
• 輸入—輸出轉移特性。
• 輸出平均值、二極體峰值電流與反向峰值電壓（PIV）。

依原圖二極體方向，二極體在 $v_s$ 負半週且負到足以克服 $0.7\text{ V}$ 時導通，因此輸出為負半波。

令

$$v_s=10\sin\omega t,\qquad R=1\,\text{k}\Omega,\qquad V_D=0.7\text{ V}$$

---

解題方法

(a) 轉移特性 $v_o$ 對 $v_s$

二極體截止時，電阻中沒有電流，因此

$$v_o=0$$

二極體導通時，依原圖極性：

$$v_o-v_s=V_D=0.7$$

所以

$$v_o=v_s+0.7$$

導通條件為

$$v_s\le -0.7\text{ V}$$

因此轉移特性為

$$\boxed{ v_o= \begin{cases} 0, & v_s>-0.7\text{ V}\\[4pt] v_s+0.7, & v_s\le -0.7\text{ V} \end{cases} }$$

圖形為：

• 當 $v_s>-0.7\text{ V}$ 時，沿著 $v_o=0$ 的水平線。
• 當 $v_s\le -0.7\text{ V}$ 時，為斜率 $1$ 的直線 $v_o=v_s+0.7$。
• 轉折點為 $(-0.7,0)$。

---

(b) $v_o$ 的波形

二極體導通條件為

$$10\sin\omega t\le -0.7$$

設

$$\alpha=\sin^{-1}\left(\frac{0.7}{10}\right) =\sin^{-1}(0.07)\approx 0.0701\text{ rad}$$

導通區間為

$$\pi+\alpha\le \omega t\le 2\pi-\alpha$$

因此輸出波形為

$$\boxed{ v_o= \begin{cases} 0, & 10\sin\omega t>-0.7\\[4pt] 10\sin\omega t+0.7, & 10\sin\omega t\le -0.7 \end{cases} }$$

波形為負半波整流，但接近零交越處有約 $0.7\text{ V}$ 的截止區。輸出最低值發生在 $v_s=-10\text{ V}$ 時：

$$v_{o,\min}=-10+0.7=-9.3\text{ V}$$

---

(c) $v_o$ 的平均值

一週期平均值為

$$V_{o,\text{avg}} =\frac{1}{2\pi} \int_{\pi+\alpha}^{2\pi-\alpha} (10\sin\theta+0.7)\,d\theta$$

其中 $\theta=\omega t$。計算得

核心觀念

本題考查 NMOS 在工作點 $Q$ 附近的汲極特性曲線線性化，使用兩個小訊號參數：

• 跨導 $$g_m=\left.\frac{\partial I_D}{\partial V_{GS}}\right|_{V_{DS}}$$
• 汲極輸出電阻 $$r_d=\left.\frac{\partial V_{DS}}{\partial I_D}\right|_{V_{GS}}$$

因此，在 $Q$ 點附近，

$$\frac{\partial I_D}{\partial V_{DS}}=\frac{1}{r_d}$$

已知

$$g_m=2\text{ mS},\qquad r_d=5\text{ k}\Omega$$

所以

$$\frac{1}{r_d}=\frac{1}{5\text{ k}\Omega}=0.2\text{ mS}$$

這表示：

• $V_{GS}$ 每增加 $0.1\text{ V}$，$I_D$ 約增加 $$g_m\Delta V_{GS}=2\text{ mS}\times0.1\text{ V}=0.2\text{ mA}$$
• $V_{DS}$ 每增加 $1\text{ V}$，$I_D$ 約增加 $$\frac{1}{r_d}\Delta V_{DS}=0.2\text{ mS}\times1\text{ V}=0.2\text{ mA}$$

---

解題方法

以工作點

$$V_{GSQ}=2\text{ V},\qquad I_{DQ}=4\text{ mA},\qquad V_{DSQ}=10\text{ V}$$

為中心，對 $I_D$ 作一階泰勒展開：

$$I_D\approx I_{DQ} +g_m(V_{GS}-V_{GSQ}) +\frac{1}{r_d}(V_{DS}-V_{DSQ})$$

代入數值：

$$I_D\approx 4\text{ mA} +2\text{ mS}(V_{GS}-2) +0.2\text{ mS}(V_{DS}-10)$$

這就是三條局部汲極特性曲線的方程式。

1. $V_{GS}=2.0\text{ V}$

此曲線通過 $Q$ 點：

$$I_D=4+0.2(V_{DS}-10)\quad\text{mA}$$

2. $V_{GS}=1.8\text{ V}$

$$\Delta V_{GS}=1.8-2.0=-0.2\text{ V}$$

因此

$$g_m\Delta V_{GS} =2\text{ mS}\times(-0.2\text{ V}) =-0.4\text{ mA}$$

故

$$I_D=3.6+0.2(V_{DS}-10)\quad\text{mA}$$

3. $V_{GS}=2.2\text{ V}$

$$\Delta V_{GS}=2.2-2.0=0.2\text{ V}$$

因此

$$g_m\Delta V_{GS} =2\text{ mS}\times0.2\text{ V} =0.4\text{ mA}$$

故

$$I_D=4.4+0.2(V_{DS}-10)\quad\text{mA}$$

---

計算結果與作圖座標

| $V_{GS}$ | $I_D$ 於 $V_{DS}=9\text{ V}$ | $I_D$ 於 $V_{DS}=10\text{ V}$ | $I_D$ 於 $V_{DS}=11\text{ V}$ |

核心觀念

此電路為 BJT 發射極退化式定電流源：

• 基極固定於 $+5\text{ V}$
• 發射極經 $R_E=4.3\text{ k}\Omega$ 接地
• $V_{BE}=0.7\text{ V}$
• 晶體管具有 Early effect，$V_A=100\text{ V}$

所用公式為：

$$V_E=V_B-V_{BE}$$ $$I_E=\frac{V_E}{R_E}$$ $$I_C=\frac{\beta}{\beta+1}I_E$$

晶體管本身的小訊號輸出電阻為：

$$r_o=\frac{V_A}{I_C}$$

考慮發射極電阻退化後，從集極看入的輸出電阻為：

$$R_{\text{out}}=r_o+(1+g_mr_o)R_E$$

其中

$$g_m=\frac{I_C}{V_T}$$

室溫下取 $V_T\approx25\text{ mV}$。

解題方法

1. 計算集極電流

基極電壓為：

$$V_B=5\text{ V}$$

因此發射極電壓：

$$V_E=5-0.7=4.3\text{ V}$$

發射極電流：

$$I_E=\frac{4.3\text{ V}}{4.3\text{ k}\Omega} =1\text{ mA}$$

由 $\beta=100$：

$$I_C=\frac{\beta}{\beta+1}I_E =\frac{100}{101}(1\text{ mA}) \approx0.990\text{ mA}$$

所以題目所標示的集極電流為：

$$\boxed{I\approx0.990\text{ mA}}$$

2. 計算晶體管本身的輸出電阻

$$r_o=\frac{V_A}{I_C} =\frac{100\text{ V}}{0.990\text{ mA}} \approx101\text{ k}\Omega$$

跨導為：

$$g_m=\frac{I_C}{V_T} =\frac{0.990\text{ mA}}{25\text{ mV}} \approx39.6\text{ mS}$$

因此：

核心觀念

本題同時考查非反相放大器的閉迴路頻寬、輸出飽和與 slew rate 限制。

非反相放大器的名義增益為

$$A_v=10$$

因此輸出正弦波的峰值為

$$V_{om}=A_vV_i=10V_i$$

1. 閉迴路頻寬限制

運算放大器的增益頻寬積為

$$f_t=20\ \text{MHz}$$

閉迴路增益為 10 時，閉迴路頻寬近似為

$$f_{\text{BW}}=\frac{f_t}{A_v} =\frac{20\ \text{MHz}}{10} =2\ \text{MHz}$$

故工作頻率不可超過約 $2\ \text{MHz}$。

2. 輸出飽和限制

輸出峰值不可超過

$$V_{omax}=10\ \text{V}$$

因此

$$10V_i\leq 10$$

得到

$$V_i\leq 1\ \text{V}$$

3. Slew rate 限制

若輸出為

$$v_o(t)=V_{om}\sin(2\pi ft)$$

則最大斜率為

$$\left|\frac{dv_o}{dt}\right|_{\max} =2\pi fV_{om}$$

為避免 slew-rate distortion，必須滿足

$$2\pi fV_{om}\leq SR$$

因此

$$f\leq \frac{SR}{2\pi V_{om}}$$

其中

$$SR=10\ \text{V}/\mu\text{s} =10\times 10^6\ \text{V/s}$$

實際工作上，頻率或輸入振幅必須同時滿足三項限制：

$$f\leq 2\ \text{MHz}$$ $$V_i\leq 1\ \text{V}$$ $$2\pi f(10V_i)\leq 10\times 10^6$$

---

解題方法

先由輸入峰值求輸出峰值 $V_{om}=10V_i$，再分別檢查：

1. 閉迴路頻寬限制；
2. slew rate 限制；
3. 輸出飽和限制。

最後取最嚴格的限制值。

---

(a) $V_i=0.5\ \text{V}$ 時的最大頻率

輸出峰值為

$$V_{om}=10(0.5)=5\ \text{V}$$

由 slew rate 限制：

$$f_{\text{SR}} =\frac{SR}{2\pi V_{om}} =\frac{10\times10^6}{2\pi(5)}$$ $$f_{\text{SR}}\approx 318.3\ \text{kHz}$$

其他限制：

• 閉迴路頻寬：$2\ \text{MHz}$
• 輸出峰值：$5\ \text{V}<10\ \text{V}$，未飽和

因此 slew rate 是主要限制，最大頻率為

$$\boxed{f_{\max}\approx 318\ \text{kHz}}$$

---

(b) $f=200\ \text{kHz}$ 時的最大輸入峰值

先由 slew rate 求允許的最大輸出峰值：

$$V_{om,\text{SR}} =\frac{SR}{2\pi f} =\frac{10\times10^6}{2\pi(200\times10^3)}$$ $$V_{om,\text{SR}}\approx 7.96\ \text{V}$$

因此由 slew rate 得到的輸入峰值限制為

$$V_{i,\text{SR}} =\frac{V_{om,\text{SR}}}{10} \approx 0.796\ \text{V}$$

再檢查輸出飽和：

$$V_{i,\text{sat}}=\frac{10}{10}=1\ \text{V}$$

比較兩者：

$$0.796\ \text{V}<1\ \text{V}$$

且

核心觀念

三輸入 CMOS NAND 閘由兩個互補網路組成：

• 上拉網路（Pull-Up Network, PUN）：由 PMOS 組成，負責將輸出端接至 $V_{DD}$。
• 下拉網路（Pull-Down Network, PDN）：由 NMOS 組成，負責將輸出端接至地端。
• PMOS 在輸入為低電位時導通；NMOS 在輸入為高電位時導通。

三輸入 NAND 的邏輯式為

$$Y=\overline{ABC}$$

只有當 $A=B=C=1$ 時，輸出 $Y=0$；其他輸入組合皆使 $Y=1$。

---

(a) 三輸入 CMOS NAND 閘電路

NAND 的下拉條件是 $A=B=C=1$，因此三個 NMOS 必須串聯。上拉網路則為其對偶結構，三個 PMOS 必須並聯。

電路可表示如下：

                         VDD
                          |
              +-----------+-----------+
              |           |           |
             PMOS        PMOS        PMOS
             Gate A      Gate B      Gate C
              |           |           |
              +-----------+-----------+
                          |
                          Y
                          |
                       NMOS A
                          |
                       NMOS B
                          |
                       NMOS C
                          |
                         GND

其中：

• 三個 PMOS 的閘極分別接至 $A$、$B$、$C$，且彼此並聯。
• 三個 NMOS 的閘極分別接至 $A$、$B$、$C$，且彼此串聯。
• 輸出端 $Y$ 位於上拉網路與下拉網路的交界處。

下拉網路的導通條件為

$$A=1,\quad B=1,\quad C=1$$

因此

$$Y=0 \quad \text{當且僅當} \quad ABC=1$$

故輸出為

$$Y=\overline{ABC}$$

---

(b) 所有輸入皆為高電位時的等效電路

令

$$A=B=C=1$$

PMOS 狀態

PMOS 的閘極為高電位，因此全部關閉：

$$P_A=P_B=P_C=\text{OFF}$$

上拉網路與 $V_{DD}$ 之間沒有導通路徑。

NMOS 狀態

NMOS 的閘極為高電位，因此全部導通：

$$N_A=N_B=N_C=\text{ON}$$

三個串聯的 NMOS 形成由輸出端 $Y$ 通往 GND 的完整導通路徑。

等效電路如下：