108 年 國立臺灣大學電信工程學研究所丙組《電子學（E）》

核心觀念

此電路是反相運算放大器，回授阻抗為 $R_F$ 與 $C$ 並聯：

$$Z_F=R_F\parallel\frac{1}{sC} =\frac{R_F}{1+sR_FC}$$

因此未飽和時的傳遞函數為

$$H(s)=\frac{v_o(s)}{v_i(s)} =-\frac{Z_F}{R} =-\frac{R_F/R}{1+sR_FC}$$

它是具有有限直流增益的一階低通電路。輸出電壓另受運算放大器電源限制，必須滿足 $-15\,\text{V}\le v_o\le 15\,\text{V}$。

解題方法

(a) 頻率響應

代入 $R=10\,\text{k}\Omega$、$R_F=1\,\text{M}\Omega$、$C=10\,\text{nF}$：

$$\left|H(0)\right|=\frac{R_F}{R}=100$$

直流增益的分貝值為

$$20\log_{10}(100)=40\,\text{dB}$$

極點角頻率與轉折頻率分別為

$$\omega_c=\frac{1}{R_FC} =\frac{1}{(1\,\text{M}\Omega)(10\,\text{nF})} =100\,\text{rad/s}$$ $$f_c=\frac{\omega_c}{2\pi} =\frac{1}{2\pi R_FC} \approx 15.9\,\text{Hz}$$

增益大小的精確式為

$$\left|H(j\omega)\right| =\frac{100}{\sqrt{1+(\omega R_FC)^2}}$$

在 $f_c$ 以上，波德圖斜率為 $-20\,\text{dB/dec}$。精確的單位增益頻率由 $\left|H(j\omega_u)\right|=1$ 求得：

$$\omega_u R_FC=\sqrt{100^2-1}=\sqrt{9999}$$ $$f_u=f_c\sqrt{9999}\approx 1.59\,\text{kHz}$$

此處的單位增益頻率也可用漸近線估算為 $100f_c\approx1.59\,\text{kHz}$。

|H| (dB)
 40 ────────────────┐
                    │
                    │
                    └╲
                       ╲   斜率 −20 dB/dec
                        ╲
  0 ────────────────────●────────────── log f
                       1.59 kHz
             15.9 Hz
               fc

核心觀念

本題考查「二極體橋式限幅器」與「齊納二極體雙向導通」的判斷。

由圖 2 的方向可知：

• 正輸入時：$D_4$、$Z$、$D_3$ 導通。
• 負輸入時：$D_2$、$Z$、$D_1$ 導通。
• 每個一般二極體導通時壓降為 $0.7\text{ V}$。
• 齊納二極體順向導通時壓降為 $0.7\text{ V}$，反向崩潰時壓降為 $6.7\text{ V}$。
• 輸出端沒有負載，因此所有未限幅時有 $v_o=v_i$。

---

解題方法

先分別判斷輸入為正、負時的電流路徑，再計算輸出端的固定箝位電壓。

1. 中間區域：所有二極體截止

當輸入電壓尚未達到任一導通條件時，橋式電路沒有電流通路，因此 $1\text{ k}\Omega$ 電阻上沒有壓降：

$$v_o=v_i$$

此時：

$$D_1,D_2,D_3,D_4,Z:\ \text{截止}$$

---

2. 正輸入區域

當 $v_i$ 足夠大時，電流路徑為

$$v_i \rightarrow 1\text{ k}\Omega \rightarrow D_4 \rightarrow Z \rightarrow D_3 \rightarrow \text{接地}$$

此時 $D_4$ 與 $D_3$ 順向導通，齊納二極體 $Z$ 也是順向導通。因此輸出電壓被固定為

$$v_o=0.7+0.7+0.7=2.1\text{ V}$$

所以正向限幅開始的輸入電壓為

$$v_i=2.1\text{ V}$$

在此區域：

$$D_4,D_3,Z:\ \text{導通}$$ $$D_1,D_2:\ \text{截止}$$

---

3. 負輸入區域

當 $v_i$ 足夠負時，電流方向反轉，路徑為

$$\text{接地}\rightarrow D_2\rightarrow Z\rightarrow D_1 \rightarrow 1\text{ k}\Omega\rightarrow v_i$$

此時 $D_2$ 與 $D_1$ 順向導通，而齊納二極體 $Z$ 反向崩潰。因此輸出電壓為

$$v_o=-(0.7+6.7+0.7)$$

故

$$v_o=-8.1\text{ V}$$

負向限幅開始的輸入電壓為

$$v_i=-8.1\text{ V}$$

在此區域：

核心觀念

本題考察增強型 n-channel MOSFET 的兩組特性：

1. 輸出特性：$I_{DS}$–$V_{DS}$
2. 轉移特性：$I_{DS}$–$V_{GS}$

在長通道模型中：

• 線性區：

$$I_{DS}=\mu_n C_{\mathrm{ox}}\frac{W}{L} \left[(V_{GS}-V_T)V_{DS}-\frac{V_{DS}^2}{2}\right]$$

• 飽和區：

  $I_{D,\mathrm{sat}}=\frac{1}{2}\mu_n C_{\mathrm{ox}}\frac{W}{L}(V_{GS}-V_T)^2$

• 飽和條件：

  $V_{DS}\geq V_{GS}-V_T$

其中：

$C_{\mathrm{ox}}=\frac{\varepsilon_{\mathrm{ox}}}{t_{\mathrm{ox}}}$

因此，$t_{\mathrm{ox}}$、載子遷移率 $\mu_n$ 與臨界電壓 $V_T$ 的變化，會共同影響 MOSFET 特性。

---

(a) 增加閘極氧化層厚度

物理參數變化

由

$C_{\mathrm{ox}}=\frac{\varepsilon_{\mathrm{ox}}}{t_{\mathrm{ox}}}$

可知，增加氧化層厚度 $t_{\mathrm{ox}}$ 會使 $C_{\mathrm{ox}}$ 降低。

閘極控制通道的能力變弱，因此跨導參數

$k_n'=\mu_n C_{\mathrm{ox}}$

降低。

在一般固定製程與基板條件下，臨界電壓可表示為

$$V_T=V_{FB}+2\phi_F+ \frac{\sqrt{2q\varepsilon_sN_A(2\phi_F)}}{C_{\mathrm{ox}}}$$

由於 $C_{\mathrm{ox}}$ 降低，$V_T$ 會上升。

所以：

• $C_{\mathrm{ox}}$ 下降
• $k_n'$ 下降
• $V_T$ 上升
• 相同 $V_{GS}$ 下的過驅電壓 $V_{OV}=V_{GS}-V_T$ 變小
• $I_{DS}$ 降低

$I_{DS}$–$V_{DS}$ 輸出特性

在相同的 $V_{GS}$ 下，曲線整體向下移動，飽和電流降低：

$$I_{D,\mathrm{sat}} =\frac{1}{2}\mu_n C_{\mathrm{ox}}\frac{W}{L} (V_{GS}-V_T)^2$$

此外，由於 $V_T$ 上升，進入飽和所需的電壓

$V_{DS,\mathrm{sat}}=V_{GS}-V_T$

變小，因此曲線的轉折點向左移。

示意圖如下：

IDS
 ↑
 │       原本
 │      ┌────────
 │     /
 │    /
 │   /        增加 tox 後
 │  /       ┌──────
 │ /       /
 │/       /
 └────────────────→ VDS
       ↑
   轉折點左移

更精確地說，增加 $t_{\mathrm{ox}}$ 後：

• 線性區斜率降低
• 飽和電流降低
• 相同 $V_{GS}$ 下的所有曲線下移
• 飽和轉折點約向左移

$I_{DS}$–$V_{GS}$ 轉移特性

在飽和區：

$I_{DS}=\frac{1}{2}k_n'(V_{GS}-V_T)^2$

由於 $V_T$ 上升，元件必須施加更高的 $V_{GS}$ 才能導通，因此曲線向右移；又因為 $k_n'$ 降低，曲線斜率與相同 $V_{GS}$ 下的電流均降低。

IDS
 ↑
 │              原本
 │             /
 │            /
 │           /
 │     增加 tox 後
 │        __/
 │      /
 │_____/________________→ VGS
       V'T
       ↑
     臨界電壓上升

因此，增加氧化層厚度的結果是：

$$V_T\uparrow,\qquad C_{\mathrm{ox}}\downarrow, \qquad k_n'\downarrow,\qquad I_{DS}\downarrow$$

---

(b) 增加環境溫度

溫度升高時，主要有兩個相反方向的效應。

臨界電壓降低

MOSFET 的臨界電壓通常具有負溫度係數：

$\frac{dV_T}{dT}<0$

因此溫度升高時：

$V_T\downarrow$

這會使相同 $V_{GS}$ 下的過驅電壓增加：

$V_{OV}=V_{GS}-V_T\uparrow$

傾向使 $I_{DS}$ 增加。

電子遷移率降低

溫度升高會使晶格振動加劇，載子受到較強的晶格散射，因此電子遷移率下降：

$\mu_n\downarrow$

通常可近似寫成：

$\mu_n\propto T^{-m},\qquad m>0$

這會使 $k_n'=\mu_n C_{\mathrm{ox}}$ 降低，傾向使 $I_{DS}$ 減小。

$I_{DS}$–$V_{DS}$ 輸出特性

在低至中等 $V_{GS}$ 下，$V_T$ 降低的效應可能使電流增加；在一般強反轉及較高 $V_{GS}$ 下，遷移率下降通常占主要作用，因此實際常見結果是：

• 線性區電流降低
• 飽和電流降低
• 輸出曲線向下移動
• 輸出電阻可能因遷移率下降及其他短通道效應而改變，不能只由基本平方律模型判定

核心觀念

本題考查具通道長度調變效應的共源級 MOSFET 放大器：

• 過驅電壓：
  $V_{ov}=V_{GS}-V_t$
• 考慮通道長度調變時：
  $I_D=\frac{1}{2}k_nV_{ov}^2\left(1+\frac{V_{DS}}{V_A}\right)$
• 小訊號參數：
  $g_m=k_nV_{ov}\left(1+\frac{V_{DS}}{V_A}\right)$
  $r_o=\frac{V_A}{I_D}$

圖 3 中，$R_1=500\,\text{k}\Omega$、$R_2=2\,\text{M}\Omega$，且 $R_2$ 由輸出端回授至閘極；$V_{DD}=10\,\text{V}$。

---

(a) 求 $R_D$

因為 $v_{sig}$ 的平均值為零，直流時 $R_1$ 左端接地。MOSFET 閘極沒有直流電流，因此 $R_1$、$R_2$ 上皆無直流壓降，故

$$V_G=V_D$$

題目指定

$$V_{ov}=0.2\,\text{V}$$

因此

$$V_{GS}=V_t+V_{ov}=0.6+0.2=0.8\,\text{V}$$

由於源極接地，

$$V_{DS}=V_D=0.8\,\text{V}$$

考慮 $V_A=60\,\text{V}$：

$$I_D=\frac{1}{2}(5\,\text{mA/V}^2)(0.2)^2 \left(1+\frac{0.8}{60}\right)$$ $$I_D=0.1013\,\text{mA}$$

由 $R_D$ 上的電壓降：

$$R_D=\frac{V_{DD}-V_D}{I_D} =\frac{10-0.8}{0.1013\,\text{mA}}$$ $$\boxed{R_D\approx90.8\,\text{k}\Omega}$$

此時 $V_{DS}=0.8\,\text{V}>V_{ov}=0.2\,\text{V}$，確實工作於飽和區。

---

(b) 求 $g_m$ 與 $r_o$

跨導為

$$g_m=k_nV_{ov}\left(1+\frac{V_{DS}}{V_A}\right)$$ $$g_m=(5\,\text{mA/V}^2)(0.2\,\text{V}) \left(1+\frac{0.8}{60}\right)$$ $$\boxed{g_m\approx1.013\,\text{mS}}$$

輸出電阻為

$$r_o=\frac{V_A}{I_D} =\frac{60\,\text{V}}{0.1013\,\text{mA}}$$ $$\boxed{r_o\approx592\,\text{k}\Omega}$$

---

(c) 求電壓增益 $v_o/v_{sig}$

在小訊號等效電路中，令閘極電壓為 $v_g$、輸出電壓為 $v_o$。

閘極節點套用 KCL：

核心觀念

圖 4 為三顆 PMOS 串接的 double-cascode current source。設計重點為：

1. 每顆 PMOS 以指定的 $V_{ov}=0.2\ \text{V}$ 操作。
2. 由飽和區電流公式決定 $W/L$。
3. 利用每顆 PMOS 的最小飽和電壓 $V_{SD,\min}=V_{ov}$，設定閘極偏壓，使輸出端具有最大電壓擺幅。
4. 由 $g_m$ 與 $r_o$ 計算三顆串接後的輸出電阻。

PMOS 的飽和區條件為

$$V_{SD}\ge V_{SG}-|V_{tp}|=V_{ov}.$$

---

一、決定各電晶體的 $W/L$

PMOS 汲極電流大小為

$$I_D=\frac{1}{2}\mu_p C_{ox}\frac{W}{L}V_{ov}^2.$$

代入

$$I_D=0.2\ \text{mA},\qquad \mu_p C_{ox}=100\ \mu\text{A/V}^2,\qquad V_{ov}=0.2\ \text{V},$$

得到

$$0.2\ \text{mA} = \frac{1}{2}(100\ \mu\text{A/V}^2) \frac{W}{L}(0.2)^2.$$

因此

$$0.2\ \text{mA} = 2\ \mu\text{A}\frac{W}{L},$$

所以

$$\boxed{\frac{W}{L}=100}.$$

三顆 PMOS 均承受相同電流，因此

$$\boxed{\left(\frac WL\right)_{Q_1} = \left(\frac WL\right)_{Q_2} = \left(\frac WL\right)_{Q_3} =100}.$$

---

二、設定閘極電壓以獲得最大輸出擺幅

對 PMOS 而言，

$$V_{SG}=|V_{tp}|+V_{ov}=0.4+0.2=0.6\ \text{V}.$$

但要使每顆電晶體在最大輸出擺幅邊界操作，串接節點之間各保留一個最小飽和電壓 $V_{ov}=0.2\ \text{V}$。

電源為

$$V_{DD}=1.8\ \text{V}.$$

令各串接節點在最大輸出電壓時依序為

$$V_{S1}=1.8\ \text{V}, \qquad V_{D1}=V_{S2}=1.6\ \text{V}, \qquad V_{D2}=V_{S3}=1.4\ \text{V}.$$

因此各閘極電壓為

$$V_{G1}=V_{S1}-V_{SG}=1.8-0.6 =\boxed{1.2\ \text{V}},$$ $$V_{G2}=V_{S2}-V_{SG}=1.6-0.6 =\boxed{1.0\ \text{V}},$$ $$V_{G3}=V_{S3}-V_{SG}=1.4-0.6 =\boxed{0.8\ \text{V}}.$$

故

$$\boxed{V_{G1}=1.2\ \text{V},\quad V_{G2}=1.0\ \text{V},\quad V_{G3}=0.8\ \text{V}}.$$

此時輸出端最高電壓為

核心觀念

本題考查電流鏡負載 MOS 差動對的：

• 短路跨導 $G_m=\dfrac{i_o}{V_{id}}$
• 輸出電阻 $R_o$
• 開路差動電壓增益 $A_d=\dfrac{v_o}{V_{id}}$

假設四個 MOS 管皆為匹配元件，尾電流源為理想電流源，並忽略體效應與通道長度調變對跨導的影響。令

$$V_{id}=v_{g1}-v_{g2}$$

由差動激勵可得

$$v_{g1}=+\frac{V_{id}}{2},\qquad v_{g2}=-\frac{V_{id}}{2}.$$

---

解題方法

採用半電路的小訊號分析：

1. 由差動輸入求出 $Q_1$、$Q_2$ 的汲極電流變化。
2. 利用電流鏡使 $Q_3$ 的電流變化鏡射至 $Q_4$。
3. 在輸出端將 $Q_2$ 與 $Q_4$ 的小訊號輸出電阻並聯。
4. 使用

$$A_d=-G_mR_o$$

求出開路差動電壓增益。

---

(a) 求 $G_m$ 與 $R_o$

1. 短路跨導 $G_m$

差動輸入下，$Q_1$ 的小訊號汲極電流變化為

$$\Delta i_{d1}=g_m\frac{V_{id}}{2}.$$

由於 $Q_3$ 為二極體接法，且 $Q_3$、$Q_4$ 組成電流鏡，因此此電流變化會鏡射到 $Q_4$：

$$\Delta i_{d4}=g_m\frac{V_{id}}{2}.$$

另一方面，$Q_2$ 的閘極電壓變化為 $-\dfrac{V_{id}}{2}$，因此其汲極電流變化為

$$\Delta i_{d2} = -g_m\frac{V_{id}}{2}.$$

在輸出端，$Q_4$ 提供的電流增加與 $Q_2$ 汲極電流的減少方向相同，因此輸出短路電流大小為

$$i_o = \Delta i_{d4}-\Delta i_{d2} = g_m\frac{V_{id}}{2} + g_m\frac{V_{id}}{2}.$$

故

$$i_o=g_mV_{id}.$$

依照 $G_m=\dfrac{i_o}{V_{id}}$：

$$\boxed{G_m=g_m}$$

其中 $g_m$ 為單一輸入 MOS 差動對的跨導。

---

2. 輸出電阻 $R_o$

求輸出電阻時，將輸入訊號設為零，因此 $Q_2$ 與 $Q_4$ 的閘極小訊號電壓固定，輸出端只看到兩個輸出電阻：