114 年 國立中山大學電機工程學系碩士班甲組《半導體概論》
第 1 題25 分
The dielectric constants of silicon and silicon dioxide (SiO2) are 11.7 and 3.9, respectively.
The permittivity of vacuum is 8.85 × 10⁻¹⁴ F/cm.
Energy bandgap of Si: eV, charge C, meV at T = 300 K
Electron affinity of Si: eV. Intrinsic concentration of Si at T = 300 K: cm⁻³.
Please note that all calculation answers must include the unit and calculation process.
- (25%) A silicon pn junction in thermal equilibrium at T = 300 K is doped such that eV in the n region and eV in the p region. In the p-type semiconductor, the diffusion coefficient of excess minority carriers is 25 cm²/s, and the carrier lifetime is 0.5 µs. In the n-type semiconductor, the diffusion coefficient of excess minority carriers is 10 cm²/s, and the carrier lifetime is 0.1 µs.
(a) (15%) Calculate the total potential difference across the depletion region and the maximum electric field () for a pn junction under a reverse bias of 8 V.
(b) (10%) Calculate the current density of holes () and electrons () at the edges of the depletion region when a forward bias of 0.72 V is applied.
登入後即可作答並保存紀錄。
核心觀念
本題考查突變型(abrupt)矽 接面在熱平衡與外加偏壓下的:
- 摻雜濃度與費米能階的關係。
- 內建電位與耗盡區總電位差。
- 耗盡近似下的最大電場。
- 順向偏壓下,兩側少數載子的擴散電流密度。
採用:
內建電位為:
對突變型 接面,在耗盡近似下:
其中 為耗盡區的總電位差。順向偏壓下的少數載子電流密度為:
且:
摻雜濃度與內建電位
n 型區的施體濃度
題目給定:
因此:
p 型區的受體濃度
題目給定:
因此:
內建電位
也可直接由兩側費米能階差求得:
因為 ,所以:
(a)反向偏壓下的總電位差與最大電場
1. 耗盡區總電位差
反向偏壓會增加耗盡區電位差,因此:
2. 矽的介電常數
3. 有效摻雜濃度
4. 最大電場
代入:
因此:
第 2 題10 分
For a silicon-based n⁺-p one-side junction, the relationship between the capacitance density and the reverse bias voltage at T = 300 K is shown in Figure 1. Please calculate the doping concentrations of the p-type and n-type semiconductors ( and , respectively).
🖼️【此處有附圖,請對照原卷】
Figure 1 shows a plot of versus for a silicon n⁺-p junction.
The x-axis is (reverse bias voltage) in Volts.
The y-axis is in (F/cm²)V.
Two points on the line are given:
- At V, (F/cm²)V.
- At V, (F/cm²)V.
Note: The plot seems to indicate a linear relationship between and . The x-intercept is around 2V.
Please note that all calculation answers must include the unit and calculation process.
登入後即可作答並保存紀錄。
核心觀念
這題利用突變單邊 接面在反向偏壓下的電容密度 與偏壓關係。單邊接面中,空乏層主要延伸至低摻雜的 側,因此 對反向偏壓 呈線性,其斜率可求出 ;直線的 軸截距則可求內建電位 ,再由內建電位公式求出 。
解題方法
依原卷圖讀值: 時,; 時,。直線的 軸截距為 。題目附上的文字描述將 對應的電壓位置寫錯;以下依原卷圖計算。
對單邊 接面:
因此斜率 為:
矽的介電常數為:
由 ,且 :
第 3 題10 分
The I-V relationship of a diode can generally be expressed as , where the parameter is referred to as the ideality factor. What are the possible reasons for ? Please provide two examples.
Please note that all calculation answers must include the unit and calculation process.
登入後即可作答並保存紀錄。
本題主要考驗對二極體 Ideality Factor () 的理解,以及造成 的物理機制。
核心觀念:
- Ideality Factor ():在理想的 PN 接面二極體中,電流主要由少數載子擴散主導,其 ideality factor 。
- 電流模型:
- Diffusion Current ():在 PN 接面處,少數載子注入並擴散,是理想情況下的主要電流。
- Recombination Current ():在接面擴散區 (depletion region) 內,電子和電洞可能在此處複合 (recombine)。這種複合過程對電流的貢獻,其 ideality factor 。
- 其他因素:除了擴散和複合,電阻效應 (如串聯電阻 ) 也會影響二極體的 I-V 特性,但通常不直接體現在 ideality factor 的定義中,而是會導致在正向導通時,實際電壓降小於外加電壓,使得電流成長不如理想。然而,某些情況下,電阻效應與其他機制結合,也可能間接影響 I-V 曲線的斜率,但 的主要原因通常與複合直接相關。
Ideality Factor 的意義:
- :電流主要由接面兩側的少數載子擴散決定 (Diffusion current)。
- :電流主要由擴散區內的複合決定 (Recombination current)。
- :通常是擴散電流和複合電流的混合。
題目要求:
提供 的可能原因。
解題:
當二極體的 I-V 特性接近 時,其 ideality factor 。這表示電流的主要貢獻來自於擴散區內的載子複合。
可能原因:
- 擴散區內的複合 (Recombination in the Depletion Region):
在 PN 接面的擴散區,電子和電洞的濃度都相對較低,但由於有較強的電場,載子壽命較短,容易發生複合。如果複合是主要的電流機制,那麼 ideality factor 會是 2。這種情況在低摻雜濃度、擴散區較寬的 PN 接面中比較常見。- 解釋:在擴散區內,電子和電洞的複合會消耗由外加電壓產生的載子注入。根據 Shockley-Read-Hall (SRH) 複合理論,在擴散區內的複合電流與 成正比。
第 4 題15 分
For a silicon-based p-i-n junction, the width of the intrinsic semiconductor is 1 µm, and the doping concentrations of the p-type and n-type semiconductors are cm⁻³ and cm⁻³, respectively. At T = 300 K, calculate the following when a reverse bias of 8 V is applied:
(a) (5%) The total depletion region width ()
(b) (10%) The maximum electric field ()
Please note that all calculation answers must include the unit and calculation process.
登入後即可作答並保存紀錄。
核心觀念
本題考查矽基 -- 接面在反向偏壓下的空乏區與電場分布。
在空乏近似下:
- 中間本質區 完全空乏,寬度固定為 。
- 區與 區分別向接面延伸空乏寬度 、。
- 空間電荷中性條件為
- 在本質區內,電場為最大值且近似為常數 。
- 總電壓包含內建電位與外加反向偏壓:
矽的介電常數取
已知條件
在 下,矽的本質載子濃度取
內建電位
熱電壓為
因此,- 兩端的內建電位為
代入數值:
所以空乏區總電壓為
解題方法
設 為本質區中的最大電場。由高斯定律, 區與 區的電荷所造成的電場大小相同,因此
故
電壓降由三部分組成:
- 區三角形電場區
- 區矩形電場區
- 區三角形電場區
因此
代入 、:
整理為
其中
第 5 題20 分
Consider an ideal tungsten-to-p-type silicon Schottky diode at a temperature of 300 K. The work function of tungsten is 4.55 eV, the doping concentration of the semiconductor is cm⁻³, and the effective density of states in the conduction band and valence band for silicon are cm⁻³ and cm³ respectively.
(a) (10%) Calculate the ideal Schottky barrier height and the built-in potential of the semiconductor.
(b) (10%) Calculate the depletion region width and the maximum electric field when a reverse bias of 8 V is applied.
Please note that all calculation answers must include the unit and calculation process.
登入後即可作答並保存紀錄。
核心觀念
本題考查金屬—半導體蕭特基二極體的:
- 理想蕭特基能障高度。
- 型矽中的費米能階位置。
- 內建電位。
- 反向偏壓下的空乏區寬度與最大電場。
採用標準矽參數:
其中題目未提供矽的電子親和力、能隙與介電常數,以上為 常用標準值。
解題方法
對理想金屬— 型半導體接面:
- 電子蕭特基能障:
- 電洞蕭特基能障:
由於半導體為 型,題目所需的蕭特基能障高度採用電洞能障 。
半導體費米能階與價帶頂的距離為:
內建電位為:
在反向偏壓 下,空乏區總電位降為:
空乏區寬度與最大電場分別為:
(a)理想蕭特基能障高度與內建電位
已知:
在 :
1. 電子蕭特基能障
2. 電洞蕭特基能障
因此, 型矽所對應的理想蕭特基電洞能障為:
3. 計算費米能階與價帶頂的距離
因此:
4. 計算內建電位
因此:
第 6 題20 分
Consider a MOS capacitor with an n-type silicon substrate doped to cm⁻³, a silicon dioxide (SiO2) insulator with a thickness of nm, and an n⁺ polysilicon gate (assuming ). The threshold voltage () is defined as the gate voltage required to achieve strong inversion at the silicon surface, where the surface potential .
(a) (10%) Calculate the threshold voltage ().
(b) (10%) Calculate the capacitance density at flat-band () and the minimum capacitance density () in the high-frequency C-V curve.
Please note that all calculation answers must include the unit and calculation process.
登入後即可作答並保存紀錄。
本題主要考驗 MOS 電容器的閾值電壓 () 以及高頻 C-V 曲線中的平帶電容 () 和最小電容 () 的計算。
核心觀念:
- MOS 電容器結構:金屬 (或 n⁺ 多晶矽) / 氧化層 (SiO₂) / 半導體 (n-type Si)。
- 閾值電壓 ():達到強反轉 (Strong Inversion) 時所需的閘極電壓。強反轉的條件是表面電位 ,其中 是半導體的費米電位。
- 閾值電壓公式:。其中 是平帶電壓, 是氧化層電壓。, 是半導體表面的總電荷。
- 平帶電壓 ():當半導體表面沒有表面電位和表面電荷時,金屬與半導體之間的電位差。 (金屬與半導體功函數差)。
- 高頻 C-V 曲線:在強反轉區,由於少數載子無法快速響應高頻信號,表面電荷變化主要由多數載子決定,導致電容下降。
- 平帶電容 ():在平帶條件下的總電容,等於氧化層電容 () 與半導體電容 () 的串聯。在平帶時, 很大,所以 。
- 最小電容 ():在高頻 C-V 曲線的強反轉區,半導體電容達到最小值 (),總電容為 。
已知條件整理:
- n-type Si 摻雜濃度 cm⁻³
- SiO₂ 氧化層厚度 nm = cm
- SiO₂ 介電常數 F/cm F/cm
- Si 介電常數 F/cm F/cm
- eV
- C
- cm⁻³ (來自題目 1)
- n⁺ 多晶矽閘極,假設 ,表示金屬功函數 接近導帶底的能量。
- Si 的電子親和勢 eV (來自題目 1)
- Si 的功函數 (需要從 計算)
- Si 的帶隙 eV (來自題目 1)
解題步驟:
(a) 計算閾值電壓 ()
1. 計算費米電位 ()
對於 n-type 半導體,
eV。
2. 計算表面電位 ()
在強反轉條件下,。
eV。
3. 計算平帶電壓 ()
。
。
(n⁺ 多晶矽閘極):由於 , 接近 Si 的導帶底能量。
。
對於 n-type Si, eV。
eV。
(Si 半導體功函數): eV。
V。
所以, V。 (這表示閘極材料和半導體功函數非常接近,理想情況下)
4. 計算氧化層電容 ()
第 6 題20 分
Consider a MOS capacitor with an n-type silicon substrate doped to cm⁻³, a silicon dioxide (SiO2) insulator with a thickness of nm, and an n⁺ polysilicon gate (assuming ). The threshold voltage () is defined as the gate voltage required to achieve strong inversion at the silicon surface, where the surface potential .
(a) (10%) Calculate the threshold voltage ().
(b) (10%) Calculate the capacitance density at flat-band () and the minimum capacitance density () in the high-frequency C-V curve.
Please note that all calculation answers must include the unit and calculation process.
登入後即可作答並保存紀錄。
本題主要考驗 MOS 電容器的閾值電壓 () 以及高頻 C-V 曲線中的平帶電容 () 和最小電容 () 的計算。
核心觀念:
- MOS 電容器結構:金屬 (或 n⁺ 多晶矽) / 氧化層 (SiO₂) / 半導體 (n-type Si)。
- 閾值電壓 ():達到強反轉 (Strong Inversion) 時所需的閘極電壓。強反轉的條件是表面電位 ,其中 是半導體的費米電位。
- 閾值電壓公式:。其中 是平帶電壓, 是半導體表面的總電荷 (耗盡層電荷 和反轉層電荷 )。在高頻下, 在強反轉區可忽略。
- 平帶電壓 ():當半導體表面沒有表面電位和表面電荷時,金屬與半導體之間的電位差。。
- 高頻 C-V 曲線:在強反轉區,由於少數載子無法快速響應高頻信號,表面電荷變化主要由多數載子決定,導致電容下降。
- 平帶電容 ():在平帶條件下的總電容,等於氧化層電容 () 與半導體電容 () 的串聯。在平帶時, 很大,所以 。
- 最小電容 ():在高頻 C-V 曲線的強反轉區,半導體電容達到最小值 (),總電容為 。
已知條件整理:
- n-type Si 摻雜濃度 cm⁻³
- SiO₂ 氧化層厚度 nm = cm
- SiO₂ 介電常數 F/cm F/cm
- Si 介電常數 F/cm F/cm
- eV
- C
- cm⁻³ (引用自題目 1)
- n⁺ 多晶矽閘極,假設 ,表示金屬功函數 接近導帶底的能量。
- Si 的電子親和勢 eV (引用自題目 1)
解題步驟:
(a) 計算閾值電壓 ()
1. 計算費米電位 ()
對於 n-type 半導體,
eV。
2. 計算表面電位 ()
在強反轉條件下,。
eV。
3. 計算平帶電壓 ()
。
。
(n⁺ 多晶矽閘極):由於 , 接近 Si 的導帶底能量。
。
對於 n-type Si, eV。
eV。
第 1 題25 分
The dielectric constants of silicon and silicon dioxide (SiO2) are 11.7 and 3.9, respectively.
The permittivity of vacuum is 8.85 × 10-14 F/cm.
Energy bandgap of Si: eV, charge C, meV at T = 300 K
Electron affinity of Si: eV. Intrinsic concentration of Si at T = 300 K: cm⁻³.
Please note that all calculation answers must include the unit and calculation process.
- (25%) A silicon pn junction in thermal equilibrium at T = 300 K is doped such that eV in the n region and eV in the p region. In the p-type semiconductor, the diffusion coefficient of excess minority carriers is 25 cm²/s, and the carrier lifetime is 0.5 µs. In the n-type semiconductor, the diffusion coefficient of excess minority carriers is 10 cm²/s, and the carrier lifetime is 0.1 µs.
(a) (15%) Calculate the total potential difference across the depletion region and the maximum electric field () for a pn junction under a reverse bias of 8 V.
(b) (10%) Calculate the current density of holes () and electrons () at the edges of the depletion region when a forward bias of 0.72 V is applied.
登入後即可作答並保存紀錄。
本題主要考驗半導體元件中 PN 接面在不同偏壓下的電位分佈、電場以及載子電流密度計算。
核心觀念:
- 內建電位 (Built-in Potential, ):由兩側半導體的費米能階決定。
- 接面電位 (Junction Potential):外加偏壓下的總電位差,等於內建電位減去外加偏壓。
- 最大電場 ():與接面電位和擴散區寬度有關。
- 擴散區寬度 (Depletion Region Width, ):由摻雜濃度和接面電位決定。
- 載子電流密度:包含擴散電流和漂移電流,在接面邊緣,擴散電流佔主導。
已知條件整理:
- T = 300 K
- eV (n region)
- eV (p region)
- p-type: cm²/s, µs = s
- n-type: cm²/s, µs = s
- C
- meV = eV
- F/cm F/cm
解題步驟:
首先,我們需要計算內建電位 ()。內建電位與兩側半導體的費米能階與本質費米能階的差值有關。
為了計算接面電位和最大電場,我們需要知道兩側半導體的摻雜濃度。
由 ,可知
由 ,可知
(a) 反向偏壓下的總電位差與最大電場
反向偏壓 V。
總電位差 。
擴散區寬度 可以近似為:
由於 ,所以
最大電場 發生在接面中心,其值為:
或者也可以用 (假設 決定擴散區寬度)
(b) 正向偏壓下的載子電流密度
正向偏壓 V。
此時,主要的載子電流是少數載子的擴散電流。
在接面邊緣,少數載子的濃度接近其平衡濃度,而多數載子濃度則因注入效應而升高。
我們需要計算 n 區邊緣 (x=0) 的少數載子 (電洞 ) 和 p 區邊緣 (x=0) 的少數載子 (電子 ) 的濃度。
首先計算平衡時的少數載子濃度:
第 2 題10 分
For a silicon-based n⁺-p one-side junction, the relationship between the capacitance density and the reverse bias voltage at T = 300 K is shown in Figure 1. Please calculate the doping concentrations of the p-type and n-type semiconductors ( and , respectively).
🖼️【此處有附圖,請對照原卷】
Figure 1 shows a plot of versus for a silicon n⁺-p junction.
The x-axis is (reverse bias voltage) in Volts.
The y-axis is in (F/cm²)V.
Two points on the line are given:
- At V, (F/cm²)V.
- At V, (F/cm²)V.
Note: The plot seems to indicate a linear relationship between and . The x-intercept is around 2V.
Please note that all calculation answers must include the unit and calculation process.
登入後即可作答並保存紀錄。
核心觀念
這題利用突變單邊 接面在反向偏壓下的電容密度 與偏壓關係。單邊接面中,空乏層主要延伸至低摻雜的 側,因此 對反向偏壓 呈線性,其斜率可求出 ;直線的 軸截距則可求內建電位 ,再由內建電位公式求出 。
解題方法
依原卷圖讀值: 時,; 時,。直線的 軸截距為 。題目附上的文字描述將 對應的電壓位置寫錯;以下依原卷圖計算。
對單邊 接面:
因此斜率 為:
矽的介電常數為:
由 ,且 :
第 3 題10 分
The I-V relationship of a diode can generally be expressed as , where the parameter is referred to as the ideality factor. What are the possible reasons for ? Please provide two examples.
Please note that all calculation answers must include the unit and calculation process.
登入後即可作答並保存紀錄。
本題主要考驗對二極體 Ideality Factor () 的理解,以及造成 的物理機制。
核心觀念:
- Ideality Factor ():在理想的 PN 接面二極體中,電流主要由少數載子擴散主導,其 ideality factor 。
- 電流模型:
- Diffusion Current ():在 PN 接面處,少數載子注入並擴散,是理想情況下的主要電流。
- Recombination Current ():在接面擴散區 (depletion region) 內,電子和電洞可能在此處複合 (recombine)。這種複合過程對電流的貢獻,其 ideality factor 。
- 其他因素:除了擴散和複合,電阻效應 (如串聯電阻 ) 也會影響二極體的 I-V 特性,但通常不直接體現在 ideality factor 的定義中,而是會導致在正向導通時,實際電壓降小於外加電壓,使得電流成長不如理想。然而,某些情況下,電阻效應與其他機制結合,也可能間接影響 I-V 曲線的斜率,但 的主要原因通常與複合直接相關。
Ideality Factor 的意義:
- :電流主要由接面兩側的少數載子擴散決定 (Diffusion current)。
- :電流主要由擴散區內的複合決定 (Recombination current)。
- :通常是擴散電流和複合電流的混合。
題目要求:
提供 的可能原因。
解題:
當二極體的 I-V 特性接近 時,其 ideality factor 。這表示電流的主要貢獻來自於擴散區內的載子複合。
可能原因:
- 擴散區內的複合 (Recombination in the Depletion Region):
在 PN 接面的擴散區,電子和電洞的濃度都相對較低,但由於有較強的電場,載子壽命較短,容易發生複合。如果複合是主要的電流機制,那麼 ideality factor 會是 2。這種情況在低摻雜濃度、擴散區較寬的 PN 接面中比較常見。- 解釋:在擴散區內,電子和電洞的複合會消耗由外加電壓產生的載子注入。根據 Shockley-Read-Hall (SRH) 複合理論,在擴散區內的複合電流與 成正比。
第 4 題15 分
For a silicon-based p-i-n junction, the width of the intrinsic semiconductor is 1 µm, and the doping concentrations of the p-type and n-type semiconductors are cm⁻³ and cm⁻³, respectively. At T = 300 K, calculate the following when a reverse bias of 8 V is applied:
(a) (5%) The total depletion region width ()
(b) (10%) The maximum electric field ()
Please note that all calculation answers must include the unit and calculation process.
登入後即可作答並保存紀錄。
核心觀念
本題考查矽基 -- 接面在反向偏壓下的空乏區與電場分布。
在空乏近似下:
- 中間本質區 完全空乏,寬度固定為 。
- 區與 區分別向接面延伸空乏寬度 、。
- 空間電荷中性條件為
- 在本質區內,電場為最大值且近似為常數 。
- 總電壓包含內建電位與外加反向偏壓:
矽的介電常數取
已知條件
在 下,矽的本質載子濃度取
內建電位
熱電壓為
因此,- 兩端的內建電位為
代入數值:
所以空乏區總電壓為
解題方法
設 為本質區中的最大電場。由高斯定律, 區與 區的電荷所造成的電場大小相同,因此
故
電壓降由三部分組成:
- 區三角形電場區
- 區矩形電場區
- 區三角形電場區
因此
代入 、:
整理為
其中
第 5 題20 分
Consider an ideal tungsten-to-p-type silicon Schottky diode at a temperature of 300 K. The work function of tungsten is 4.55 eV, the doping concentration of the semiconductor is cm⁻³, and the effective density of states in the conduction band and valence band for silicon are cm⁻³ and cm³ respectively.
(a) (10%) Calculate the ideal Schottky barrier height and the built-in potential of the semiconductor.
(b) (10%) Calculate the depletion region width and the maximum electric field when a reverse bias of 8 V is applied.
Please note that all calculation answers must include the unit and calculation process.
登入後即可作答並保存紀錄。
核心觀念
本題考查金屬—半導體蕭特基二極體的:
- 理想蕭特基能障高度。
- 型矽中的費米能階位置。
- 內建電位。
- 反向偏壓下的空乏區寬度與最大電場。
採用標準矽參數:
其中題目未提供矽的電子親和力、能隙與介電常數,以上為 常用標準值。
解題方法
對理想金屬— 型半導體接面:
- 電子蕭特基能障:
- 電洞蕭特基能障:
由於半導體為 型,題目所需的蕭特基能障高度採用電洞能障 。
半導體費米能階與價帶頂的距離為:
內建電位為:
在反向偏壓 下,空乏區總電位降為:
空乏區寬度與最大電場分別為:
(a)理想蕭特基能障高度與內建電位
已知:
在 :
1. 電子蕭特基能障
2. 電洞蕭特基能障
因此, 型矽所對應的理想蕭特基電洞能障為:
3. 計算費米能階與價帶頂的距離
因此:
4. 計算內建電位
因此:
第 6 題20 分
Consider a MOS capacitor with an n-type silicon substrate doped to cm⁻³, a silicon dioxide (SiO2) insulator with a thickness of nm, and an n⁺ polysilicon gate (assuming ). The threshold voltage () is defined as the gate voltage required to achieve strong inversion at the silicon surface, where the surface potential .
(a) (10%) Calculate the threshold voltage ().
(b) (10%) Calculate the capacitance density at flat-band () and the minimum capacitance density () in the high-frequency C-V curve.
Please note that all calculation answers must include the unit and calculation process.
登入後即可作答並保存紀錄。
本題主要考驗 MOS 電容器的閾值電壓 () 以及高頻 C-V 曲線中的平帶電容 () 和最小電容 () 的計算。
核心觀念:
- MOS 電容器結構:金屬 (或 n⁺ 多晶矽) / 氧化層 (SiO₂) / 半導體 (n-type Si)。
- 閾值電壓 ():達到強反轉 (Strong Inversion) 時所需的閘極電壓。強反轉的條件是表面電位 ,其中 是半導體的費米電位。
- 閾值電壓公式:。其中 是平帶電壓, 是氧化層電壓。, 是半導體表面的總電荷。
- 平帶電壓 ():當半導體表面沒有表面電位和表面電荷時,金屬與半導體之間的電位差。 (金屬與半導體功函數差)。
- 高頻 C-V 曲線:在強反轉區,由於少數載子無法快速響應高頻信號,表面電荷變化主要由多數載子決定,導致電容下降。
- 平帶電容 ():在平帶條件下的總電容,等於氧化層電容 () 與半導體電容 () 的串聯。在平帶時, 很大,所以 。
- 最小電容 ():在高頻 C-V 曲線的強反轉區,半導體電容達到最小值 (),總電容為 。
已知條件整理:
- n-type Si 摻雜濃度 cm⁻³
- SiO₂ 氧化層厚度 nm = cm
- SiO₂ 介電常數 F/cm F/cm
- Si 介電常數 F/cm F/cm
- eV
- C
- cm⁻³ (來自題目 1)
- n⁺ 多晶矽閘極,假設 ,表示金屬功函數 接近導帶底的能量。
- Si 的電子親和勢 eV (來自題目 1)
- Si 的功函數 (需要從 計算)
- Si 的帶隙 eV (來自題目 1)
解題步驟:
(a) 計算閾值電壓 ()
1. 計算費米電位 ()
對於 n-type 半導體,
eV。
2. 計算表面電位 ()
在強反轉條件下,。
eV。
3. 計算平帶電壓 ()
。
。
(n⁺ 多晶矽閘極):由於 , 接近 Si 的導帶底能量。
。
對於 n-type Si, eV。
eV。
(Si 半導體功函數): eV。
V。
所以, V。 (這表示閘極材料和半導體功函數非常接近,理想情況下)
4. 計算氧化層電容 ()