114 年 國立中山大學電機工程學系碩士班甲組《電子學(甲)》
第 1 題30 分
- (30%) It is required to use a peak rectifier to design a dc power supply that provides an average dc output voltage of 12 V on which a maximum of ±1-V ripple is allowed. The rectifier feeds a load of 200 Ω. The rectifier is fed from the line voltage (120 V rms, 60 Hz) through a transformer. The diodes available have 0.7-V drop when conducting. If the designer opts for the full-wave bridge-rectifier circuit:
(a) (10%) Specify the rms voltage that must appear across the transformer secondary.
(b) (10%) Find the required value of the filter capacitor.
(c) (10%) Find the maximum reverse voltage that will appear across the diode, and specify the PIV rating of the diode.
登入後即可作答並保存紀錄。
核心觀念
本題考查電容輸入型全波橋式整流器的設計,重點包括:
- 濾波電容會在交流波峰附近充電,輸出電壓的最大值約為變壓器次級峰值減去兩顆導通二極體的壓降。
- 全波整流的漣波頻率為電源頻率的兩倍:
- 電容放電所造成的峰對峰漣波近似為:
- 橋式整流器每顆二極體的反向峰值電壓約等於次級電壓峰值,遠小於中心抽頭全波整流器的反向電壓。
由於輸出平均值為 ,允許最大 漣波,因此:
所以輸出漣波峰對峰值為:
解題方法
設變壓器次級電壓的 rms 值為 ,其峰值為 。
全波橋式整流器每次充電時,電流會通過兩顆二極體,因此總導通壓降為:
電容充電後的最高輸出電壓為:
(a) 變壓器次級 rms 電壓
由 :
因此:
而正弦波的 rms 電壓為:
因此變壓器次級應提供約:
實際選用時可選擇額定約 至 的次級繞組,但需確認負載與變壓器內阻造成的電壓降。
(b) 濾波電容值
負載為 ,輸出平均電壓為 ,因此負載電流近似為:
全波橋式整流的漣波頻率為:
電容放電造成的漣波峰對峰值限制為 ,代入:
解出電容:
第 2 題20 分
- (20%) A series-shunt feedback amplifier is shown in Figure 1. All three MOSFETs are biased to operate at gm= 4 mS. You can neglect their channel length modulation effect.
(a) (10%) Select a value for RF that results in a closed-loop gain that is ideally 10 V/V
(b) (10%) How can you adjust the circuit to make Af equal to 10?
登入後即可作答並保存紀錄。
核心觀念
本題附圖與題目內容不一致:所附掃描圖是「國立中正大學 109 學年度控制系統」考題,並非題目所述之「國立中山大學 114 年電子學(甲)第 2 題」,因此無法由目前資料確定 Figure 1 中 的接法與回授比例 。
串聯—並聯回授放大器的閉迴路增益為
其中 為未加回授時的開迴路電壓增益, 為回授網路的取樣比例。若迴路增益 ,則
因此,理想閉迴路增益主要由回授網路決定,而非由 MOSFET 的 決定。
解題方法
(a) 使理想閉迴路增益為
理想回授條件下,
所以所需的回授比例為
若 Figure 1 中的回授網路是一般電阻分壓器,例如
則應令
整理得
因此
但若圖中的 採用其他接法, 的數值將不同,必須依 Figure 1 的實際電路重新計算。
(b) 使實際閉迴路增益 等於
實際情況下,
即使理想值 ,有限的開迴路增益仍會造成
要使實際增益精確等於 ,由
可得
因此
第 2 題20 分
- (20%) A series-shunt feedback amplifier is shown in Figure 1. All three MOSFETs are biased to operate at gm= 4 mS. You can neglect their channel length modulation effect.
(a) (10%) Select a value for RF that results in a closed-loop gain that is ideally 10 V/V
(b) (10%) How can you adjust the circuit to make Af equal to 10?
登入後即可作答並保存紀錄。
核心觀念
本題附圖與題目內容不一致:所附掃描圖是「國立中正大學 109 學年度控制系統」考題,並非題目所述之「國立中山大學 114 年電子學(甲)第 2 題」,因此無法由目前資料確定 Figure 1 中 的接法與回授比例 。
串聯—並聯回授放大器的閉迴路增益為
其中 為未加回授時的開迴路電壓增益, 為回授網路的取樣比例。若迴路增益 ,則
因此,理想閉迴路增益主要由回授網路決定,而非由 MOSFET 的 決定。
解題方法
(a) 使理想閉迴路增益為
理想回授條件下,
所以所需的回授比例為
若 Figure 1 中的回授網路是一般電阻分壓器,例如
則應令
整理得
因此
但若圖中的 採用其他接法, 的數值將不同,必須依 Figure 1 的實際電路重新計算。
(b) 使實際閉迴路增益 等於
實際情況下,
即使理想值 ,有限的開迴路增益仍會造成
要使實際增益精確等於 ,由
可得
因此
第 3 題25 分
- (25%) In the common-gate amplifier circuit of Figure 2, Q2 and Q3 are matched. kn(W/L)n = kp(W/L)p = 4 mA/V2, and all transistors have |V₁| = 0.8 V and |VA| = 20 V. The signal vsig is a small sinusoidal signal with no de component.
(a) (5%) Neglecting the effect of VA, find the required value of VBIAS. (For DC analysis, Vsig = 0 V)
(b) (10%) Find the values of Rin and Rout.
(c) (5%) Calculate the voltage gain Vo/Vsig.
(d) (5%) How large can vsig (amplitude) be while maintaining saturation-mode operation for Q1 & Q2?
登入後即可作答並保存紀錄。
核心觀念
本題必須依照 Figure 2 的電路拓撲,利用 MOSFET 的:
- 飽和區條件:NMOS 為 ,PMOS 為
- 小訊號跨導:
- 輸出電阻:
- 共閘極放大器輸入電阻約為
- 電壓增益與輸出電阻則取決於 Q1、Q2、Q3 的實際接法與偏壓
題目資訊不足
目前附上的兩張掃描圖中:
- 第 1 張是控制系統與狀態方程考題;
- 第 2 張是 BJT 三級放大器的 Figure 3;
- 均未包含本題所引用的 Figure 2 共閘極放大器電路。
因此無法確定下列必要資訊:
- Q1、Q2、Q3 分別為 NMOS 或 PMOS;
- 電源電壓與各端點連接方式;
- 是加在閘極、源極或其他偏壓節點;
- Q2、Q3 的負載或電流鏡配置;
- 、、、 的精確定義;
- 與 是否包含晶體管的 效應。
上述資料缺少時,(a) 至 (d) 不存在唯一數值答案。即使已知
第 3 題25 分
- (25%) In the common-gate amplifier circuit of Figure 2, Q2 and Q3 are matched. kn(W/L)n = kp(W/L)p = 4 mA/V2, and all transistors have |V₁| = 0.8 V and |VA| = 20 V. The signal vsig is a small sinusoidal signal with no de component.
(a) (5%) Neglecting the effect of VA, find the required value of VBIAS. (For DC analysis, Vsig = 0 V)
(b) (10%) Find the values of Rin and Rout.
(c) (5%) Calculate the voltage gain Vo/Vsig.
(d) (5%) How large can vsig (amplitude) be while maintaining saturation-mode operation for Q1 & Q2?
登入後即可作答並保存紀錄。
核心觀念
本題必須依照 Figure 2 的電路拓撲,利用 MOSFET 的:
- 飽和區條件:NMOS 為 ,PMOS 為
- 小訊號跨導:
- 輸出電阻:
- 共閘極放大器輸入電阻約為
- 電壓增益與輸出電阻則取決於 Q1、Q2、Q3 的實際接法與偏壓
題目資訊不足
目前附上的兩張掃描圖中:
- 第 1 張是控制系統與狀態方程考題;
- 第 2 張是 BJT 三級放大器的 Figure 3;
- 均未包含本題所引用的 Figure 2 共閘極放大器電路。
因此無法確定下列必要資訊:
- Q1、Q2、Q3 分別為 NMOS 或 PMOS;
- 電源電壓與各端點連接方式;
- 是加在閘極、源極或其他偏壓節點;
- Q2、Q3 的負載或電流鏡配置;
- 、、、 的精確定義;
- 與 是否包含晶體管的 效應。
上述資料缺少時,(a) 至 (d) 不存在唯一數值答案。即使已知