110 年 國立臺灣聯合大學系統(清華、政治、陽明交通、中央四校聯招)研究所電機類《固態電子元件》
第 1 題
- For an N-type silicon sample at room temperature, when an electric field with a strength of 1000 V/cm is applied to the sample, the hole velocity is measured and found to be cm/sec. At room temperature, use mV and the intrinsic carrier concentration cm.
(a) Estimate the thermal equilibrium electron and hole concentrations, indicating which is the minority carrier. (5%)
(b) Find the position of Fermi level with respect to the intrinsic Fermi level , (i.e. ). (5%)
(c) The sample is used to make an integrated circuit resistor. The width and height of the sample are 10 m and 1 m, respectively, and the length of the sample is 20 m. Calculate the resistance of the sample. (5%)
登入後即可作答並保存紀錄。
核心觀念
本題涉及:
- 漂移速度與遷移率:
- 熱平衡載子濃度乘積:
- 非簡併半導體的費米能階:
- 矽樣品的電導率與電阻:
解題方法與資料判讀
由題目給出的孔洞漂移速度,可先求得孔洞遷移率:
然而, 只反映載子在電場中的輸運特性,不能單獨決定摻雜濃度或熱平衡電子、孔洞濃度。
若要計算 (a) 至 (c),至少還需要下列任一類資料:
- 施體濃度 ;
- 電子濃度 ;
- 樣品電阻率或電流、電壓;
- 電子遷移率 且另有足夠資料求出載子濃度。
因此,本題依現有題目資訊無法得到唯一的數值答案。
(a) 熱平衡電子與孔洞濃度
對完全游離、且無補償摻雜的 N 型矽,在室溫下通常採用電中性條件:
並由質量作用定律得到:
因此:
由於 N 型材料的電子濃度大於孔洞濃度,因此:
- 多數載子:電子;
- 少數載子:孔洞。
但題目沒有提供 或 ,所以無法算出兩者的確切數值。
(b) 費米能階相對於本質費米能階
電子濃度與費米能階的關係為:
所以:
題目給出:
因此:
以電子伏特表示時:
故:
若改用常用對數,因為 ,可寫成:
第 2 題
- For the following 3 N-type silicon samples, find the position of Fermi level with respect to the intrinsic Fermi level at room temperature (i.e. ) assuming full ionization for all 3 cases. Check whether the above assumption of full ionization of each case is correct with the calculated Fermi level. Assume the donor level is 0.05 eV below and the energy bandgap eV. At room temperature, use mV and the intrinsic carrier concentration cm.
(a) cm. (5%)
(b) cm. (5%)
(c) cm. (5%)
登入後即可作答並保存紀錄。
核心觀念
本題考查半導體中費米能階與載子濃度的關係,以及「施體是否完全游離」的自洽判斷。
對於非簡併、完全游離的 型矽半導體:
而電子濃度與費米能階的關係為
因此
題目未提供有效狀態密度等資料,採用室溫下常見近似:
故
施體能階位於 下方 eV,因此
又因為
所以每增加一個 decade 的濃度比,費米能階約上升 meV。
解題方法
先依「完全游離」假設令 ,計算 ;再比較計算出的 與施體能階 的相對位置。
施體游離濃度為
其中因施體能階的簡併因子,分母中的係數取 。若 遠低於 ,則 ,完全游離假設成立;若 接近或高於 ,則施體會有明顯電子佔據,不能視為完全游離。
(a)
由完全游離假設:
因此
所以
與施體能階比較:
室溫下 eV,因此
施體游離比例約為
因此幾乎所有施體皆已游離,完全游離假設成立。
(b)
由完全游離假設:
因此
所以
此時
也就是費米能階只比施體能階低 meV,約為 。施體游離比例約為
第 2 題
- For the following 3 N-type silicon samples, find the position of Fermi level with respect to the intrinsic Fermi level at room temperature (i.e. ) assuming full ionization for all 3 cases. Check whether the above assumption of full ionization of each case is correct with the calculated Fermi level. Assume the donor level is 0.05 eV below and the energy bandgap eV. At room temperature, use mV and the intrinsic carrier concentration cm.
(a) cm. (5%)
(b) cm. (5%)
(c) cm. (5%)
登入後即可作答並保存紀錄。
核心觀念
本題考查半導體中費米能階與載子濃度的關係,以及「施體是否完全游離」的自洽判斷。
對於非簡併、完全游離的 型矽半導體:
而電子濃度與費米能階的關係為
因此
題目未提供有效狀態密度等資料,採用室溫下常見近似:
故
施體能階位於 下方 eV,因此
又因為
所以每增加一個 decade 的濃度比,費米能階約上升 meV。
解題方法
先依「完全游離」假設令 ,計算 ;再比較計算出的 與施體能階 的相對位置。
施體游離濃度為
其中因施體能階的簡併因子,分母中的係數取 。若 遠低於 ,則 ,完全游離假設成立;若 接近或高於 ,則施體會有明顯電子佔據,不能視為完全游離。
(a)
由完全游離假設:
因此
所以
與施體能階比較:
室溫下 eV,因此
施體游離比例約為
因此幾乎所有施體皆已游離,完全游離假設成立。
(b)
由完全游離假設:
因此
所以
此時
也就是費米能階只比施體能階低 meV,約為 。施體游離比例約為
第 3 題15 分
- Please qualitatively plot the steady-state depletion region widths and the minority carrier concentration profiles in a pn junction under forward bias, zero bias, and reverse bias. Assume that the p-type doping concentration is larger than that of n-type.
登入後即可作答並保存紀錄。
這題要求繪製 P-N 接面在不同偏壓下的準穩態(steady-state)耗盡區寬度以及少數載子濃度分佈圖。
核心觀念:
- P-N 接面之耗盡區: 在 P 型和 N 型半導體接觸時,會因擴散作用形成內建電位,導致 P 區的少數載子(電子)和 N 區的少數載子(電洞)擴散到對側,並與對側的多數載子複合,形成一個空間電荷區,稱為耗盡區。耗盡區內缺少自由載子,但存在由未電離的施體和受體形成的固定電荷。
- 偏壓對耗盡區寬度的影響:
- 零偏壓 (Zero Bias): 耗盡區寬度由內建電位和摻雜濃度決定。
- 順向偏壓 (Forward Bias): 外加電壓降低了內建電位,使得載子更容易越過能障,耗盡區寬度減小。
- 逆向偏壓 (Reverse Bias): 外加電壓增加了內建電位,使得能障升高,耗盡區寬度增大。
- 偏壓對少數載子濃度的影響:
- 零偏壓: 少數載子濃度在耗盡區邊界處等於其在平衡時的濃度(即 和 ,假設 )。
- 順向偏壓: 外加電壓使得少數載子注入到對側區域(p-n 接面注入),導致少數載子濃度在接面附近(耗盡區邊界處)顯著高於平衡濃度,並隨距離接面越遠而呈指數衰減(接近平衡濃度)。
- 逆向偏壓: 外加電壓使得少數載子難以越過能障,耗盡區邊界處的少數載子濃度接近其平衡濃度,並隨距離接面越遠而呈指數衰減。
題目要求:
繪製三種偏壓下的耗盡區寬度(定性)和少數載子濃度分佈圖(定性)。
假設 P 型摻雜濃度大於 N 型,即 。
繪圖步驟:
1. 零偏壓 (Zero Bias)
- 耗盡區寬度 ():
耗盡區寬度由接面兩側的空間電荷區寬度組成,。
由於 ,故 。耗盡區較寬的部分在 N 側。 - 少數載子濃度分佈:
- P 區的少數載子是電子 ()。在 P 區邊界處,。在耗盡區內,電子濃度很低。
- N 區的少數載子是電洞 ()。在 N 區邊界處,。
由於 ,所以 。
圖中,少數載子濃度在 P 區和 N 區邊界處(接面處)有一個較低的基準值,並向 P 區和 N 區的體區(bulk region)方向呈指數衰減至平衡濃度。
2. 順向偏壓 (Forward Bias, )
- 耗盡區寬度 ():
外加順向電壓 會降低內建電位 ,變為 。
耗盡區寬度減小。 - 少數載子濃度分佈:
順向偏壓引起少數載子注入。
第 4 題
- The common-base current gain of an NPN BJT can be expressed as where is the emitter injection efficiency factor, is the base transport factor, and is the recombination factor. To have an as large (close to 1) as possible, each of these factors must be close to 1 as well. For these three factors, respectively, what about device design and/or operation bias must be done to make them large? (15%) If is increased, will increase or decrease? Why? (5%)
登入後即可作答並保存紀錄。
這題考驗對 BJT(雙極性接面電晶體)的共基極電流增益 的組成因子,以及影響這些因子的結構設計與操作偏壓的理解,並進一步探討 對 的影響。
核心觀念:
BJT 的共基極電流增益 定義為集極電流 與射極電流 的比值:。
可以分解為三個因子:
其中:
- (Emitter Injection Efficiency):射極注入效率。代表從射極注入到基極的電子與從射極注入到基極的總載子(包括電洞)的比例。
- (Base Transport Factor):基極傳輸因子。代表進入基極的電子有多少能成功傳輸到集極,而不是在基極複合掉。
- (Recombination Factor):複合因子。這個因子在某些模型中可能被併入 或額外考慮,代表在基極區域電子與電洞複合的損失。在 的模型中, 通常與基極的複合損失有關。為了使 接近 1,每個因子都應盡可能接近 1。
影響因子的設計與操作偏壓:
1. 射極注入效率 (Emitter Injection Efficiency)
(簡化形式,考慮載子類型和遷移率)
更精確地,考慮注入電流:
其中 是射極注入到基極的電子電流, 是從基極注入到射極的電洞電流。
為了使 接近 1,需要使 。
- 器件設計:
- 摻雜濃度: 射極區域的摻雜濃度應遠高於基極區域的摻雜濃度 ()。這樣可以確保從射極注入的電子(多數載子)數量遠大於從基極注入到射極的電洞(少數載子)。
- 遷移率與能階: 射極材料(通常是 N 型)的電子遷移率應高於基極材料(通常是 P 型)的電洞遷移率。
- 基極寬度: 基極應設計得較薄,以減少從基極注入到射極的電洞的機會。
- 操作偏壓:
- 射極-基極接面 (E-B Junction): 應施加順向偏壓 ()。順向偏壓會降低 E-B 接面的能障,促進電子從射極注入到基極,同時也促進電洞從基極注入到射極。但由於射極摻雜濃度遠高於基極,注入的電子數量遠多於注入的電洞,因此 仍然可以很高。
2. 基極傳輸因子 (Base Transport Factor)
代表進入基極的少數載子(電子)有多少能成功傳輸到集極,而不是在基極複合掉。
,其中 是基極寬度, 是電子在基極中的擴散長度 (, 是電子擴散係數, 是電子在基極的壽命)。
為了使 接近 1,需要 遠小於 。
- 器件設計:
- 基極寬度 (): 設計得非常薄。這樣電子在到達基極另一側之前,來不及與基極中的電洞(多數載子)複合。
- 基極摻雜濃度: 基極的摻雜濃度不宜過高,否則會導致電子在基極中的擴散長度 變短(因為雜質散射會降低遷移率,進而影響擴散係數 ),也可能引起基極的電阻效應(如基極電阻)。但同時,基極的電洞濃度不宜過高,否則會增加電子與電洞複合的機率。通常基極的摻雜濃度會比射極低,但比集極稍高。
- 基極材料的電子壽命 () 和擴散係數 (): 選擇能提供較長電子壽命和較高擴散係數的材料。
- 操作偏壓:
- 基極-集極接面 (C-B Junction): 應施加逆向偏壓 ( 或 )。逆向偏壓會使 C-B 接面的耗盡區擴展,並在基極區域產生一個較強的電場。這個電場有助於將進入基極的電子快速「收集」到集極,減少它們在基極中停留的時間,進而減少複合的機會,提高 。
3. 複合因子 (Recombination Factor)
在 的模型中, 通常被視為一個因子,代表基極區域中少數載子(電子)與基極多數載子(電洞)複合的損失。
第 5 題
- Assumed that there is an Al/SiO₂/p-Si metal-oxide-semiconductor (MOS) capacitor. Denote the permittivity of SiO₂ (Si) as () and it is given that the thickness of SiO₂ is , the p-Si is uniformly doped to , and the MOS capacitor can be regarded as one-dimensional.
(a) Given that the work function of the Al is slightly larger than , the electron affinity of Si, and assumed that the oxide is perfect (completely insulating, no fixed charge/interface states within the oxide and at the interface), please plot the band diagrams of the MOS capacitor when the MOS capacitor is biased at equilibrium and threshold, respectively. You have to include (vacuum level), (conduction band edge), (intrinsic level), (valence band edge) and (Fermi level) in you plots. Please also indicate on you plot the condition that the MOS structure reaches threshold. (10%)
(b) Denote the work function of Al as . If there is now fixed charges density (per unit area) at the SiO₂/Si interface, write down, without derivation, the threshold voltage () for the MOS capacitor. Note that you have to express the work function of Si in term of and . (6%)
(c) Repeat (b), i.e., write down , for an Al/SiO₂/n - Si structure, albeit with replaced by . Denote again the metal work function as and express the work function of Si in term of and . (6%)
(d) Explain the difference between enhancement type and depletion type, for both n-channel MOSFET and p-channel MOSFET, in term of threshold voltage. If the Al/SiO₂ / p − Si MOS structure in (a) is part of an MOSFET, is this MOSFET enhancement type or depletion type? Repeat for the Al/SiO₂ / n – Si MOS structure in (c). (3%, 2%, 2%)
(e) Please explain what CMOS logics are and their advantages over p-MOS/n-MOS technology for VLSI of high integration level. (6%)
登入後即可作答並保存紀錄。
核心觀念
本題考查 MOS 電容的:
- 金屬、半導體功函數與平帶電壓
- 表面電位 與能帶彎曲
- 強反轉臨界條件
- 閾值電壓
- 固定氧化層電荷 的影響
- 增強型、空乏型 MOSFET
- CMOS 邏輯的基本特性
定義
對非簡併半導體,令
其中 。對 p-Si 而言,表面達到強反轉的條件為
此時表面電子濃度約等於體內電洞濃度,亦即 。
(a) Al/SiO₂/p-Si 在平衡與閾值時的能帶圖
1. 功函數與能帶彎曲方向
矽的功函數為
對 p-Si,
因此
題目給定 僅稍大於 ,因此通常有
也就是
在零外加閘極電壓時,理想 MOS 的平帶電壓為 。由於 ,等效上閘極相對 p-Si 為正偏,p-Si 表面會形成空乏區,能帶向下彎曲。
能帶向下彎曲代表半導體表面電位 ,因為電子能量變化為
2. 平衡狀態
平衡時整個結構的費米能階相同,且
p-Si 表面為空乏狀態,能帶向下彎曲,但尚未達到強反轉。
示意圖如下,圖形僅表示能帶相對位置與彎曲方向,未按比例繪製:
能量 E
↑
Al SiO₂ p-Si
│ │ │
│ E_vac ────────┴──────────────╲─────────────┐
│ ╲ │
│ E_F ────────────────────────────╲─────────│ EF
│ ╲ │
│ ╲ │ E_c
│ ╲ │
│ ╲ │ E_i
│ ╲ │
│ ╲ │ E_v
│
└────────────────────────────────────────────────→ 位置
p-Si 表面能帶向下彎曲
0 < ψ_s < 2φ_F
其中:
- :真空能階
- :導帶底
- :本質能階
- :價帶頂
- :費米能階
- 氧化層理想且絕緣,因此沒有氧化層內的導電電流
3. 閾值狀態
p-Si 形成 n 型反轉層時,閘極需施加正電壓。閾值條件為
此時矽表面的能帶比體內向下彎曲 ,而表面電子濃度約為 。
能量 E
↑
Al SiO₂ p-Si
│ │ │
│ E_vac ────────┴──────────────╲─────────────┐
│ ╲ │
│ E_F,S ────────────────────────────╲─────────│
│ ╲ │
│ ╲ │ E_c
│ ╲ │
│ ╲ │ E_i
│ ╲ │
│ ╲ │ E_v
│
└────────────────────────────────────────────────→ 位置
ψ_s = 2φ_F
n_s ≃ N_A
強反轉開始,形成 n 型表面通道
在外加電壓下,因氧化層完全絕緣,金屬與半導體的電化學勢可以不同。因此嚴格而言應標示為 與 ,兩者的能量差由外加閘極電壓決定:
(b) Al/SiO₂/p-Si 的閾值電壓
1. p-Si 的功函數
對均勻摻雜的 p-Si,
其中
金屬與半導體的功函數差為
2. 空乏區電荷
在閾值時,
p-Si 空乏區中的固定受體離子為負電,因此空乏電荷為
其絕對值為
3. 閾值電壓
平帶電壓為
其中 表示正固定電荷。正固定電荷會使平帶所需的閘極電壓降低。
因此 p-Si 上形成 n 型反轉層的閾值電壓為
代入各項得
再代入 :