111 年 國立臺灣聯合大學系統（清華、政治、陽明交通、中央四校聯招）研究所電機類《固態電子元件》

這組題目主要在測試半導體中電荷載子濃度的基本關係式，包含質量作用定律、電中性條件以及費米能階與載子濃度的關係。

(a) 質量作用定律

核心觀念：在熱平衡狀態下，半導體中導帶電子濃度 $n$ 與價帶電洞濃度 $p$ 的乘積等於本質載子濃度平方 $n_i^2$。

已知：

• 本質載子濃度 $n_i = 1 \times 10^{10} \text{ cm}^{-3}$
• 在 $300 \text{ K}$ 時，電子濃度 $n = 10^5 \text{ cm}^{-3}$

根據質量作用定律 (Law of Mass Action)：
$n \cdot p = n_i^2$

我們可以計算出電洞濃度 $p$：
$p = \frac{n_i^2}{n} = \frac{(1 \times 10^{10} \text{ cm}^{-3})^2}{10^5 \text{ cm}^{-3}}$
$p = \frac{1 \times 10^{20} \text{ cm}^{-6}}{10^5 \text{ cm}^{-3}} = 1 \times 10^{15} \text{ cm}^{-3}$

【答案】$p = 1 \times 10^{15} \text{ cm}^{-3}$

(b) 電中性條件與載子濃度計算

核心觀念：在熱平衡狀態下，半導體是電中性的。對於摻雜的半導體，電子和電洞濃度與摻雜濃度之間存在關係。

已知：

• 摻雜濃度 $N_D = 9 \times 10^{17} \text{ cm}^{-3}$ (給電子雜質)
• 摻雜濃度 $N_A = 8 \times 10^{17} \text{ cm}^{-3}$ (給電子雜質)
• 假設所有雜質都已游離。

因為 $N_D > N_A$，所以此半導體為 n 型。
在熱平衡及雜質游離的條件下，電中性條件可表示為：
$n + N_A^- = p + N_D^+$
其中 $N_A^-$ 是游離的受主離子濃度， $N_D^+$ 是游離的施主離子濃度。由於雜質都已游離，故 $N_A^- = N_A$ 且 $N_D^+ = N_D$。
$n + N_A = p + N_D$

同時，我們也知道質量作用定律：
$n \cdot p = n_i^2$

由於是 n 型半導體，且摻雜濃度遠大於 $n_i$（$10^{17}$ 遠大於 $10^{10}$），因此電子濃度 $n$ 主要由施主濃度決定，而電洞濃度 $p$ 會非常小。
我們可以近似認為 $n \approx N_D - N_A$。
$n \approx (9 \times 10^{17} - 8 \times 10^{17}) \text{ cm}^{-3} = 1 \times 10^{17} \text{ cm}^{-3}$

現在利用質量作用定律計算電洞濃度 $p$：
$p = \frac{n_i^2}{n} = \frac{(1 \times 10^{10} \text{ cm}^{-3})^2}{1 \times 10^{17} \text{ cm}^{-3}}$
$p = \frac{1 \times 10^{20} \text{ cm}^{-6}}{1 \times 10^{17} \text{ cm}^{-3}} = 1 \times 10^3 \text{ cm}^{-3}$

我們需要檢查近似是否合理。
如果 $n = 1 \times 10^{17} \text{ cm}^{-3}$ 且 $p = 1 \times 10^3 \text{ cm}^{-3}$，代入電中性條件：
$n + N_A = (1 \times 10^{17}) + (8 \times 10^{17}) = 9 \times 10^{17} \text{ cm}^{-3}$
$p + N_D = (1 \times 10^3) + (9 \times 10^{17}) \approx 9 \times 10^{17} \text{ cm}^{-3}$
兩邊非常接近，近似是合理的。

更精確的計算可以解二次方程式。從 $p = \frac{n_i^2}{n}$ 代入 $n + N_A = p + N_D$：
$n + N_A = \frac{n_i^2}{n} + N_D$
$n^2 + N_A n = n_i^2 + N_D n$
$n^2 + (N_A - N_D) n - n_i^2 = 0$
$n^2 + (8 \times 10^{17} - 9 \times 10^{17}) n - (1 \times 10^{10})^2 = 0$
$n^2 - (1 \times 10^{17}) n - 1 \times 10^{20} = 0$

使用二次方程式求根公式 $n = \frac{-b \pm \sqrt{b^2 - 4ac}}{2a}$：

核心觀念

本題考查：

1. 能帶彎曲與電場的關係：
   $E(x)=\frac{1}{q}\frac{dE_C}{dx}$
2. 熱平衡下電子濃度：
   $n(x)=n_i\exp\left(\frac{E_i(x)-E_F}{kT}\right)$
3. 電子漂移電流密度：
   $J_n(x)=q\mu_n n(x)E(x)$

依原圖判讀，$E_F$ 為水平線；$E_i$ 由 $x=0$ 到 $x=15\ \mathrm{nm}$ 上升 $0.3\ \mathrm{eV}$，因此能帶斜率為正。

---

(a) 電場

由圖得能帶斜率：

$$\frac{dE_C}{dx} =\frac{0.3\ \mathrm{eV}}{15\ \mathrm{nm}} =0.02\ \mathrm{eV/nm}$$

因為 $1\ \mathrm{eV}/q=1\ \mathrm{V}$，所以

$$E=\frac{1}{q}\frac{dE_C}{dx} =0.02\ \mathrm{V/nm}$$

換算為常用單位：

$$0.02\ \mathrm{V/nm} =2.0\times 10^5\ \mathrm{V/cm}$$

方向為 $+x$ 方向。

$$\boxed{E=2.0\times10^5\ \mathrm{V/cm}\quad(+x\text{方向})}$$

---

(b) 電子濃度 $n(x)$

熱平衡時費米能階為常數，電子濃度為

$$n(x)=n_i\exp\left(\frac{E_i(x)-E_F}{kT}\right)$$

原圖在 $x=0$ 處顯示 $E_F$ 高於 $E_i$ $0.3\ \mathrm{eV}$，而在 $x=15\ \mathrm{nm}$ 處 $E_i$ 與 $E_F$ 相交。因此

$$E_i(x)-E_F =-0.3+\frac{0.3}{15}x$$

其中 $x$ 以 nm 為單位，故

$$E_i(x)-E_F=(0.02x-0.3)\ \mathrm{eV}$$

所以電子濃度分布為

$$\boxed{ n(x)=n_i \exp\left[ \frac{(0.02x-0.3)\ \mathrm{eV}}{kT} \right] }$$

題目前文給定 $n_i=10^{10}\ \mathrm{cm^{-3}}$，且 $2.3kT=60\ \mathrm{meV}$，因此

$$kT=\frac{60}{2.3}\ \mathrm{meV} =26.1\ \mathrm{meV} =0.0261\ \mathrm{eV}$$

故

$$\boxed{ n(x)=10^{10} \exp\left(\frac{0.02x-0.3}{0.0261}\right) \ \mathrm{cm^{-3}} }$$

特定位置：

在 $x=0$：

這題主要考驗對 p-n 接面在不同偏壓下的擴散區寬度 (depletion region width) 和少數載子濃度分佈的定性理解。

核心觀念：

1. 擴散區寬度 (Depletion Region Width): 這是由於擴散作用，界面兩側載子擴散形成空間電荷區，該區域內由於載子被移除而幾乎沒有自由載子。其寬度與摻雜濃度有關，通常 $W \propto \sqrt{V_{bi} - V_A}$，其中 $V_{bi}$ 是內建電壓，$V_A$ 是外加偏壓。反向偏壓 (Reverse Bias, $V_A < 0$) 會增加擴散區寬度，零偏壓 (Zero Bias) 時有內建電壓，順向偏壓 (Forward Bias, $V_A > 0$) 會縮小寬度。
2. 少數載子濃度分佈 (Minority Carrier Concentration Profile): 在 p 型區域，電子是少數載子；在 n 型區域，電洞是少數載子。在擴散區邊界之外，少數載子濃度由其平衡濃度 $p_{n0}$ (在 n 型區) 或 $n_{p0}$ (在 p 型區) 決定。在擴散區內部，由於載子被移除，少數載子濃度非常低。在擴散區邊界之外，少數載子濃度會隨著離接面距離的增加而呈指數衰減。
3. p⁺n 接面特性: $p^+$ 表示 p 型區域的摻雜濃度遠大於 n 型區域的摻雜濃度 ($N_A \gg N_D$)。這意味著擴散區的大部分寬度會落在 n 型區域，且內建電壓 $V_{bi}$ 主要由 n 型區域的電勢決定。

假設：

• p 型摻雜濃度 $N_A$ 遠大於 n 型摻雜濃度 $N_D$ ($N_A \gg N_D$)。
• 接面是理想的，無缺陷。
• 在擴散區邊界之外，少數載子濃度恢復到其平衡值。
• 少數載子擴散長度 $L_n$ (在 n 型區) 和 $L_p$ (在 p 型區) 是有限的。

(a) 零偏壓 (Zero Bias)

• 擴散區寬度：
  在零偏壓下，存在內建電壓 $V_{bi}$。擴散區寬度 $W_0$ 由 $N_A$ 和 $N_D$ 決定。由於 $N_A \gg N_D$，根據 $W = \sqrt{\frac{2\epsilon_s (V_{bi})}{q}(\frac{1}{N_D} + \frac{1}{N_A})}$，大部分寬度會落在 n 型區域。所以，$W_0 \approx W_n + W_p$，其中 $W_n \approx \sqrt{\frac{2\epsilon_s V_{bi}}{q N_D}}$ 且 $W_p \approx \sqrt{\frac{2\epsilon_s V_{bi}}{q N_A}}$。由於 $N_A \gg N_D$， $W_n \gg W_p$。
  定性繪圖： 繪製一個代表擴散區寬度的區域，標示出大部分寬度在 n 型區域。

• 少數載子濃度分佈：

  • n 型區域 (電洞濃度 $p_n$)： 在擴散區邊界 (約在 $x=W_p$) 之外，電洞濃度恢復到其熱平衡值 $p_{n0} = n_i^2 / N_D$。由於 $N_D$ 較小， $p_{n0}$ 相對較高。在擴散區內部，電洞濃度被抽離，非常低。在擴散區邊界之外，電洞濃度會隨著離接面距離的增加而呈指數衰減，直到達到平衡值 $p_{n0}$。
  • p 型區域 (電子濃度 $n_p$)： 在擴散區邊界 (約在 $x=-W_n$) 之外，電子濃度恢復到其熱平衡值 $n_{p0} = n_i^2 / N_A$。由於 $N_A$ 非常大， $n_{p0}$ 非常低。在擴散區內部，電子濃度被抽離，非常低。在擴散區邊界之外，電子濃度會隨著離接面距離的增加而呈指數衰減，直到達到平衡值 $n_{p0}$。
    定性繪圖：
  1. 繪製兩條水平線，分別代表 n 型區的 $p_{n0}$ 和 p 型區的 $n_{p0}$。
  2. 在接面附近，這兩條線會急劇下降到接近零的水平。
  3. 在擴散區之外，濃度會從接近零開始，呈指數上升，直到達到對應的平衡濃度 $p_{n0}$ 或 $n_{p0}$。
  4. 由於 $N_A \gg N_D$， $p_{n0} \gg n_{p0}$。所以 $p_{n0}$ 的水平線會比 $n_{p0}$ 的水平線高很多。

核心觀念

本題比較兩種整流接面：

1. 金屬—半導體接面（M-S junction）
   由金屬功函數與半導體電子親和力決定蕭特基障壁高度，並利用熱平衡能帶圖與耗盡區公式求參數。

2. 突變式 $p^+n$ 接面
   由兩側摻雜濃度決定內建電位與耗盡區分布。因為 $p^+$ 側摻雜遠高於 $n$ 側，耗盡區幾乎全部落在 $n$ 側。

3. I-V 特性比較
   M-S 接面主要由多數載子熱發射形成電流；$p^+n$ 接面則主要由少數載子擴散形成電流。

室溫採用：

$$V_T=\frac{kT}{q}\approx 0.0259\ \text{V}$$ $$\varepsilon_s=11.7\varepsilon_0 \approx 1.04\times 10^{-12}\ \text{F/cm}$$ $$E_g\approx 1.12\ \text{eV},\qquad n_i\approx 10^{10}\ \text{cm}^{-3}$$

---

（a）金屬—n 型矽接面

1. 蕭特基障壁高度

理想金屬—n 型矽接面的電子蕭特基障壁為

$$\Phi_{Bn}=\Phi_M-\chi$$

其中：

• 金屬功函數：$\Phi_M=4.6\ \text{eV}$
• 矽電子親和力：$\chi=4.0\ \text{eV}$

因此

$$\Phi_{Bn}=4.6-4.0=0.6\ \text{eV}$$

2. 矽中費米能階位置

對 n 型矽，取有效態密度 $N_C\approx 2.8\times10^{19}\ \text{cm}^{-3}$：

$$E_C-E_F = kT\ln\left(\frac{N_C}{N_D}\right)$$ $$E_C-E_F = 0.0259\ln\left(\frac{2.8\times10^{19}}{10^{17}}\right) \approx 0.147\ \text{eV}$$

所以遠離接面的 n 型矽，其功函數為

$$\Phi_S=\chi+(E_C-E_F) =4.0+0.147 =4.147\ \text{eV}$$

3. 內建電位與能帶彎曲

金屬功函數大於半導體功函數：

$$\Phi_M>\Phi_S$$

因此電子由 n 型矽流向金屬，矽表面留下帶正電的離化施體，形成耗盡區。

內建電位為

$$V_{bi}=\Phi_M-\Phi_S$$ $$V_{bi}=4.6-4.147\approx 0.453\ \text{V}$$

矽側能帶向上彎曲，彎曲能量為

$$qV_{bi}\approx 0.453\ \text{eV}$$

介面處的導帶位置為

$$E_C(0)-E_F = (E_C-E_F)_{\text{bulk}}+qV_{bi}$$ $$E_C(0)-E_F \approx 0.147+0.453 =0.600\ \text{eV}$$

正好等於 $\Phi_{Bn}$。

4. 耗盡寬度

理想突變耗盡近似下：

$$W_D= \sqrt{\frac{2\varepsilon_sV_{bi}}{qN_D}}$$

代入 $N_D=10^{17}\ \text{cm}^{-3}$：

$$W_D = \sqrt{ \frac{ 2(1.04\times10^{-12})(0.453) }{ (1.6\times10^{-19})(10^{17}) } }$$ $$W_D\approx 7.7\times10^{-6}\ \text{cm} \approx 77\ \text{nm}$$

接面位置定義為金屬與矽的介面 $x=0$，因此：

• 金屬側：$x<0$
• 矽側耗盡區：$0<x<W_D$
• n 型矽中性區：$x>W_D$

5. 平衡能帶圖

能量 E
  ↑
  │          金屬             n 型 Si
  │                         表面       遠離接面
  │
  │ Ec  ───────────────────╮
  │                         ╰────────────── Ec
  │                         ↑
  │                         │ qVbi = 0.453 eV
  │ Ev  ───────────────────╮ ╰────────────── Ev
  │                       ╰
  │ EF  ───────────────────────────────────── EF
  │
  └──────────────────────┬────────────────────────→ x
                         x=0       WD ≈ 77 nm
                       M-S介面     耗盡區結束

重要數值：

$$\boxed{\Phi_{Bn}=0.60\ \text{eV}}$$ $$\boxed{V_{bi}\approx 0.453\ \text{V}}$$ $$\boxed{W_D\approx 77\ \text{nm}}$$

---

（b）突變式 Si $p^+n$ 接面

1. 內建電位

突變式 $p^+n$ 接面的內建電位為

$$V_{bi} = V_T\ln\left(\frac{N_A N_D}{n_i^2}\right)$$

代入：

$$N_A=10^{20}\ \text{cm}^{-3},\qquad N_D=10^{17}\ \text{cm}^{-3}$$ $$V_{bi} = 0.0259 \ln\left( \frac{10^{20}\times10^{17}}{(10^{10})^2} \right)$$ $$V_{bi} = 0.0259\ln(10^{17}) \approx 1.01\ \text{V}$$

因此能帶兩側的能量差約為

$$qV_{bi}\approx 1.01\ \text{eV}$$

題目中的 $p^+$ 側已接近簡併摻雜；上述計算採用研究所考試常用的理想突變接面模型，忽略能隙縮小與費米—狄拉克修正。

2. 耗盡區分布

令：

• $x_p$：耗盡區延伸至 $p^+$ 側的距離
• $x_n$：耗盡區延伸至 $n$ 側的距離

電荷中性條件為

$$qN_Ax_p=qN_Dx_n$$

因此

$$\frac{x_p}{x_n}=\frac{N_D}{N_A} =10^{-3}$$

可見 $p^+$ 側的耗盡寬度只有 n 側的千分之一。

總耗盡寬度為

這題要求推導 NPN BJT 在順向主動區 (forward-active region) 的跨導 (transconductance)，並解釋參數。

核心概念：

• NPN BJT (Bipolar Junction Transistor)： 由 N-P-N 三層半導體構成。
• 順向主動區： 基極-射極 (BE) 接面順向偏壓，基極-集極 (BC) 接面反向偏壓。此時 BJT 作為放大器。
• 集極電流 ($I_C$)： 在順向主動區，集極電流主要由基極-射極電壓 ($V_{BE}$) 控制。
• 跨導 ($g_m$)： 輸入電壓變化在輸出電流上產生的變化率，定義為 $g_m = \frac{\partial I_C}{\partial V_{BE}}$。

推導步驟：

1. 考慮集極電流 $I_C$ 的基本公式。
   在順向主動區，集極電流 $I_C$ 主要由射極注入的電子（對於 NPN）在擴散到基極後，未在基極複合而到達集極的數量決定。
   一個簡化的集極電流公式為：
   $I_C = I_S e^{V_{BE}/V_T}$
   其中：

   • $I_S$ 是飽和電流 (Saturation Current)，它與半導體的材料、幾何尺寸以及摻雜濃度有關。$I_S = A_{eff} q \frac{D_B n_{p0}}{W_B} = A_{eff} q \frac{D_B}{W_B} \frac{n_i^2}{N_{A,B}}$，其中 $A_{eff}$ 是有效發射區面積，$D_B$ 是基極中的載子擴散係數，$n_{p0}$ 是基極中的電子平衡濃度，$W_B$ 是基極寬度，$N_{A,B}$ 是基極的摻雜濃度。
   • $V_{BE}$ 是基極-射極電壓。
   • $V_T$ 是熱電壓 (Thermal Voltage)， $V_T = kT/q$。

2. 計算 $I_C$ 對 $V_{BE}$ 的微分。
   $g_m = \frac{\partial I_C}{\partial V_{BE}} = \frac{\partial}{\partial V_{BE}} (I_S e^{V_{BE}/V_T})$
   $g_m = I_S \cdot e^{V_{BE}/V_T} \cdot \frac{1}{V_T}$

3. 將 $I_S e^{V_{BE}/V_T}$ 替換為 $I_C$。
   $g_m = \frac{I_S e^{V_{BE}/V_T}}{V_T} = \frac{I_C}{V_T}$

4. 將 $V_T$ 的定義代入。
   $g_m = \frac{I_C}{kT/q} = \frac{q I_C}{kT}$

推導結果：
跨導 $g_m = \frac{I_C}{V_T} = \frac{q I_C}{kT}$。

參數解釋：

• $I_C$: 集極電流 (Collector Current)。這是 BJT 的輸出電流，在順向主動區，它與 $V_{BE}$ 呈指數關係。
• $V_{BE}$: 基極-射極電壓 (Base-Emitter Voltage)。這是 BJT 的輸入電壓，控制著集極電流。
• $V_T$: 熱電壓 (Thermal Voltage)。 $V_T = kT/q$。
  • $k$: 玻爾茲曼常數 (Boltzmann constant)。
  • $T$: 工作溫度 (絕對溫度，單位 Kelvin)。
  • $q$: 基本電荷 (Elementary charge)。
    在室溫 (約 300 K) 下，$V_T \approx 26 \text{ mV}$。
• $g_m$: 跨導 (Transconductance)。單位是西門子 (Siemens, S) 或 $A/V$。它表示輸入電壓 $V_{BE}$ 的微小變化引起輸出電流 $I_C$ 的變化量。

更精確的 $I_C$ 公式 (考慮基極電流 $I_B$)
實際的集極電流推導會更複雜，考慮到基極複合。
$I_C = I_{S,C} e^{V_{BE}/V_T}$
$I_B = I_{S,B} e^{V_{BE}/V_T}$

這題是關於 MOS 電容器 (MOS Capacitor, MOS-C) 的考題，涵蓋了能帶圖的繪製、閾值電壓的推導，以及 C-V 特性的分析。

基本概念：

• MOS 電容器： 由金屬 (M)、介電層 (O, 氧化層) 和半導體 (S, 矽基板) 組成的結構。
• n 型矽基板： 摻雜了施主雜質，多數載子是電子。
• p⁺ 多晶矽閘極 (p+ poly-Si gate)： 視為理想金屬電極，功函數通常較大。
• SiO₂ 介電層： 絕緣層，具有較高的介電常數和擊穿電壓。
• 平帶電壓 ($V_{FB}$)： 當外加電壓為 $V_{FB}$ 時，半導體表面沒有電場，能帶沒有彎曲，處於平帶狀態。
• 累積 (Accumulation)： 當外加電壓使半導體表面多數載子濃度顯著增加時的狀態。
• 空乏 (Depletion)： 當外加電壓使半導體表面多數載子被移除，形成空間電荷區時的狀態。
• 反轉 (Inversion)： 當外加電壓足夠大，使得半導體表面出現足夠濃度的少數載子，形成反轉層時的狀態。
• 閾值電壓 ($V_{th}$)： 使半導體從空乏區進入反轉區所需的最小閘極電壓。
• 高頻 C-V 和低頻 C-V： 由於電子-電洞對產生/複合的響應速度不同，在高頻和低頻下，MOS 電容器的電容-電壓曲線有所不同。

(a) 能帶圖繪製

基本設定：

• n 型矽基板，摻雜濃度 $N_D$。
• p⁺ 多晶矽閘極 (視為金屬)。
• SiO₂ 介電層，厚度 $t_{ox}$。
• 平帶電壓 $V_{FB}$。

能帶圖繪製的步驟：

1. 確定各層的真空能階、費米能階、導帶底、價帶頂。
   • 金屬 (p⁺ poly-Si)： 由於是 p⁺ 摻雜，其費米能階 $E_F$ 靠近價帶頂。視為功函數 $\Phi_m$ 的金屬。
   • SiO₂： 絕緣層，有較大的能隙 $E_g(\text{SiO}_2) \approx 9 \text{ eV}$。
   • n 型矽： 費米能階 $E_F$ 靠近導帶底 $E_C$。
2. 考慮接觸後的狀態 (平帶、空乏、累積)。
   • 平帶狀態 ($V_G = V_{FB}$):
     • 金屬和半導體的費米能階對齊。
     • 由於金屬和半導體功函數不同，通常存在一個平帶電壓 $V_{FB}$。
     • 能帶圖中，金屬的 $E_F$ 和矽的 $E_F$ 在同一水平。
     • SiO₂ 的能帶是平坦的，矽的能帶也沒有彎曲。
     • 標示：金屬 $E_F$、矽 $E_F$、矽 $E_C, E_i, E_V$。
   • 累積狀態 (Accumulation)：
     • 對於 n 型矽，施加負閘極電壓 ($V_G < V_{FB}$)。
     • 負電壓將多數載子 (電子) 從矽基板吸引到 SiO₂/Si 界面。
     • 矽的能帶會朝相反方向彎曲 (對於 n 型， $E_C$ 降低)。
     • 標示：與平帶狀態類似，但矽的能帶彎曲。
   • 空乏狀態 (Depletion)：
     • 對於 n 型矽，施加正閘極電壓 ($V_{FB} < V_G < V_{th}$)。
     • 正電壓將多數載子 (電子) 推離 SiO₂/Si 界面，形成一個正離子化的空間電荷區 (由固定的施主離子 $N_D^+$ 構成)。
     • 矽的能帶會向上彎曲。
     • 標示：與平帶狀態類似，但矽的能帶彎曲。
   • 反轉狀態 (Inversion)：
     • 對於 n 型矽，施加足夠大的正閘極電壓 ($V_G > V_{th}$)。
     • 除了空乏區，界面處還會積累足夠濃度的少數載子 (電洞)，形成反轉層。
     • 矽的能帶彎曲更嚴重。
     • 標示：與空乏狀態類似，但能帶彎曲程度更大。

繪圖要點：

• 畫出三層結構：閘極 (金屬)、SiO₂ (介電層)、n-Si (半導體)。
• 在各層中標示出對應的能階：$E_F$ (在金屬和矽中)，$E_C, E_V, E_i$ (在矽中)。
• 顯示不同狀態下矽能帶的彎曲情況。
• 確保 $E_F$ 在接觸後對齊。
• 標示出能帶彎曲的能量差（與電壓相關）。

(b) 閾值電壓 ($V_{th}$) 推導

核心觀念： 閾值電壓是使半導體表面達到弱反轉狀態所需的閘極電壓。在弱反轉時，界面處的電洞濃度約等於本質載子濃度 $n_i$，或者說，本質費米能階 $E_i$ 與表面費米能階 $E_{Fs}$ 重合。

假設：

• 理想 SiO₂ 和 SiO₂/Si 界面，無界面態和氧化層電荷。
• p⁺ 多晶矽閘極視為理想金屬。
• 忽略基板的電阻效應。

推導步驟：

1. 定義閾值電壓 $V_{th}$。
   $V_{th}$ 是使半導體表面發生反轉的閘極電壓。在弱反轉時，表面電勢 $\phi_s$ 使得 $E_i$ 與表面費米能階 $E_{Fs}$ 重合。
   對於 n 型半導體， $E_i$ 在表面比 $E_{Fs}$ 高，且 $E_{Fs}$ 比 $E_F$ (體區) 低。
   當 $E_i$ 和 $E_{Fs}$ 重合時，表面電勢 $\phi_s$ 使得 $E_i(\text{surface}) - E_F(\text{bulk}) = 0$。
   也就是，$E_i(\text{surface})$ 相對於 $E_F(\text{bulk})$ 的位置。
   由於 $E_i$ 相對於 $E_F$ 的位置是 $E_i - E_F = kT \ln(n_i/n) = kT \ln(n_i^2 / (N_D n))$。
   在弱反轉時，$n \approx n_i^2/N_A$ (如果考慮反轉層的電洞濃度 $p \approx n_i$)。
   更簡單的定義：當半導體表面電勢 $\phi_s$ 使得表面電洞濃度 $p_s = n_i$ 時，稱為弱反轉。
   對於 n 型半導體， $\phi_s$ 使得 $E_i$ 與表面費米能階 $E_{Fs}$ 重合。
   從能帶圖看， $E_{Fs}$ 在表面低於 $E_i$ (體區)。
   當 $E_{Fs}$ 與 $E_i$ 重合時，表面電勢 $\phi_s$ 滿足 $q\phi_s = E_i(\text{surface}) - E_F(\text{bulk})$。
   由於 $n_s = N_C e^{-(E_C - E_{Fs})/kT}$，$p_s = N_V e^{-(E_{Fs} - E_V)/kT}$。
   當 $p_s = n_i$ 時， $E_{Fs}$ 位於 $E_i$ 的位置。
   所以，當 $E_{Fs}$ 與 $E_i$ 重合時， $q\phi_s = E_i(\text{surface}) - E_F(\text{bulk})$。
   如果 $E_F$ 在體區， $E_i$ 在體區。 $E_i(\text{surface})$ 在表面。
   $E_i(\text{surface}) - E_F(\text{bulk}) = E_i(\text{bulk}) - E_F(\text{bulk}) + E_i(\text{surface}) - E_i(\text{bulk})$。
   表面電勢 $\phi_s$ 與能帶彎曲有關。 $q\phi_s = E_C(\text{surface}) - E_C(\text{bulk})$。
   當 $p_s = n_i$， $E_{Fs}$ 位於 $E_i$ 處。
   $q\phi_s \approx 2 \times kT \ln(N_D/n_i)$ (這是更精確的公式，當 $p_s=n_i$ 時)。
   或者，當 $E_i$ 與 $E_{Fs}$ 重合時，表面電勢 $\phi_s$ 使得 $E_i$ 在表面的位置與體區的 $E_F$ 相等。
   $\phi_s = \frac{kT}{q} \ln(\frac{N_D}{n_i})$ (這個公式是錯誤的，這個是 $E_F - E_i$ 在 n 型區的能量差)
   正確的關係是：當 $p_s = n_i$ 時， $E_{Fs} = E_i$。
   $E_i$ 相對於 $E_F$ 的能量差是 $kT \ln(N_D/n_i)$。
   所以，$E_i(\text{surface}) - E_F(\text{bulk}) = kT \ln(N_D/n_i)$。
   因此， $\phi_s = \frac{kT}{q} \ln(\frac{N_D}{n_i})$。

2. 閘極電壓 $V_G$ 與表面電勢 $\phi_s$ 的關係。
   $V_G = V_{FB} + \phi_s$
   其中 $V_G$ 是施加在閘極上的電壓， $V_{FB}$ 是平帶電壓， $\phi_s$ 是半導體表面的電勢。

3. 計算平帶電壓 $V_{FB}$。
   $V_{FB} = \phi_m - \phi_s(\text{flat-band}) = \phi_m - (\chi_s + \frac{E_C - E_F}{q}) = \phi_m - \chi_s - \frac{kT}{q} \ln(\frac{N_C}{N_D})$。
   這裡 $\phi_m$ 是金屬功函數， $\chi_s$ 是半導體電子親和力，$N_C$ 是導帶有效態密度。

4. 計算閾值電壓 $V_{th}$。
   將 $\phi_s = \frac{kT}{q} \ln(\frac{N_D}{n_i})$ 代入 $V_G = V_{FB} + \phi_s$。
   $V_{th} = V_{FB} + \phi_s(\text{threshold})$
   $V_{th} = V_{FB} + \frac{kT}{q} \ln(\frac{N_D}{n_i})$

   注意： 上述 $\phi_s$ 是指使 $p_s = n_i$ 時的表面電勢。
   另一個常用的閾值電壓公式是：
   $V_{th} = V_{FB} + 2\phi_F + \frac{\sqrt{2\epsilon_s q N_D (2\phi_F)}}{C_{ox}}$

這題是關於 MOSFET 的次臨界擺幅 (subthreshold swing)，以及溫度變化對其的影響。

核心概念：

• MOSFET： 金屬氧化物半導體場效電晶體。
• 次臨界區 (Subthreshold Region)： 在閾值電壓 $V_{th}$ 以下的區域，漏電流 $I_D$ 隨 $V_{GS}$ 指數下降。
• 次臨界擺幅 (Subthreshold Swing, $S$)： 在次臨界區，漏電流 $I_D$ 每改變一個數量級 (decade) 所需的 $V_{GS}$ 的變化量。它表徵了 MOSFET 在關斷狀態下的轉換速度。
  $S = \frac{\Delta V_{GS}}{\Delta (\log_{10} I_D)}$。
  在理想情況下， $S = \frac{kT}{q} \ln(10) = 2.303 kT/q = 2.303 V_T$。
• 溫度對 $V_{th}$ 和 $S$ 的影響： 溫度升高會降低閾值電壓 $V_{th}$，並增加次臨界擺幅 $S$。

(a) 次臨界擺幅 ($S$) 的計算

題目資訊：

• 工作溫度 $T = 360 \text{ K}$。
• 在 $V_{GS} = 0.3 \text{ V}$ 時，$I_D = 100 \text{ pA} = 100 \times 10^{-12} \text{ A}$。
• 在 $V_{GS} = 0.6 \text{ V}$ 時，$I_D = 10 \text{ nA} = 10 \times 10^{-9} \text{ A}$。

計算步驟：

1. 計算 $V_{GS}$ 的變化量：
   $\Delta V_{GS} = 0.6 \text{ V} - 0.3 \text{ V} = 0.3 \text{ V}$。

2. 計算 $I_D$ 的數量級變化：
   $I_{D1} = 100 \text{ pA} = 1 \times 10^{-10} \text{ A}$。
   $I_{D2} = 10 \text{ nA} = 1 \times 10^{-8} \text{ A}$。
   $I_{D2} / I_{D1} = (1 \times 10^{-8} \text{ A}) / (1 \times 10^{-10} \text{ A}) = 100$。
   這表示電流從 $I_{D1}$ 變化到 $I_{D2}$ 改變了 2 個數量級 ($\log_{10}(100) = 2$)。

3. 計算次臨界擺幅 $S$。
   $S = \frac{\Delta V_{GS}}{\Delta (\log_{10} I_D)}$
   $\Delta (\log_{10} I_D) = \log_{10}(I_{D2}) - \log_{10}(I_{D1}) = \log_{10}(10 \text{ nA}) - \log_{10}(100 \text{ pA})$
   $\Delta (\log_{10} I_D) = \log_{10}(10^{-8}) - \log_{10}(10^{-10}) = (-8) - (-10) = 2$。
   $S = \frac{0.3 \text{ V}}{2} = 0.15 \text{ V}$。

驗證：
理想情況下的次臨界擺幅 $S = 2.303 V_T$。
在 $360 \text{ K}$ 時，$V_T = kT/q = (1.381 \times 10^{-23} \text{ J/K} \times 360 \text{ K}) / (1.602 \times 10^{-19} \text{ C}) \approx 0.0311 \text{ V} = 31.1 \text{ mV}$。
理想 $S = 2.303 \times 31.1 \text{ mV} \approx 71.6 \text{ mV} = 0.0716 \text{ V}$。
計算出的 $S = 0.15 \text{ V}$ 比理想值大，這表示該 MOSFET 在次臨界區的效率不是非常高，可能存在一些寄生效應（如氧化層缺陷、基板摻雜不均勻等）。

【答案】$S = 0.15 \text{ V}$。

(b) 溫度降低至 240 K 時的 $I_D-V_{GS}$ 特性和次臨界擺幅

核心觀念：

• 溫度對 $V_{th}$ 的影響： 溫度升高會降低 $V_{th}$。因此，溫度降低會使 $V_{th}$ 升高。
• 溫度對 $S$ 的影響： $S = 2.303 V_T = 2.303 kT/q$ (理想情況)。溫度降低， $V_T$ 降低，因此 $S$ 減小。
• 溫度對 $I_D$ (次臨界區) 的影響： 次臨界區的漏電流 $I_D \approx I_0 e^{V_{GS}/(n V_T)}$，其中 $n$ 是器件的品質因子 (ideality factor)，通常大於 1。
  • $I_0$ (次臨界漏電流) 與溫度有關。通常溫度降低， $I_0$ 會減小。
  • $V_T$ 降低， $n V_T$ 降低，這會使 $I_D$ 隨 $V_{GS}$ 的變化更為陡峭 (S 減小)。

繪製 $I_D-V_{GS}$ 特性曲線 (240 K)：

1. 閾值電壓 $V_{th}$： 溫度從 $360 \text{ K}$ 降低到 $240 \text{ K}$， $V_{th}$ 會升高