112 年 國立臺灣聯合大學系統（清華、政治、陽明交通、中央四校聯招）研究所電機類《固態電子元件》

本題主要考驗對光電效應在半導體中激發載子基本概念的理解。

核心觀念：
光子的能量與頻率成正比，光功率與每單位時間入射的光子數及每個光子的能量有關。激發的電子數目與光功率和光子能量有關。反射功率與材料性質有關。

解題過程：
入射光功率 P 照射在矽晶圓上，激發電子從價帶躍遷到導帶。當入射光功率加倍至 2P 時，我們分析各項目的變化。

(a) 光的頻率 (frequency of the light):
單色光的頻率是由光源決定，與入射光功率無關。因此，即使光功率加倍，光的頻率保持不變。
$f_{new} = f_{old}$

(b) 每個受激發電子的能量增益 (energy gained by each excited electron):
電子從價帶躍遷到導帶所獲得的能量等於光子的能量。光子的能量 $E_{photon}$ 與頻率 $f$ 的關係為 $E_{photon} = hf$，其中 $h$ 是普朗克常數。由於光的頻率不變，每個光子的能量也不變。因此，每個受激發電子的能量增益與入射光功率無關，保持不變。
$E_{gain, new} = E_{gain, old} = hf$

(c) 每單位時間受激發電子的數目 (number of excited electrons per unit time):
入射光功率 P 代表每單位時間到達矽晶圓的光能。假設每個光子的能量為 $E_{photon}$，則每單位時間入射的光子數為 $P / E_{photon}$。當光功率加倍到 2P 時，每單位時間入射的光子數也會加倍。

核心觀念

此題考察外加電壓下半導體能帶圖的變化。能帶邊緣與電勢的關係為

$$E_C(x),E_V(x)\propto -q\phi(x)$$

其中 $q$ 為電子電荷量、$\phi(x)$ 為電勢。因此：

• 電勢由左向右上升時，電子能量 $E_C$、$E_V$ 由左向右下降。
• 外加電壓 $0.15\ \text{V}$ 對應能帶能量差 $qV=0.15\ \text{eV}$。
• $E_C$ 與 $E_V$ 必須平行移動，能隙 $E_g=E_C-E_V$ 不變。

圖中電壓極性為左端負、右端正，因此

$$\phi_{\text{right}}-\phi_{\text{left}}=0.15\ \text{V}$$

能帶由左向右的外加電壓貢獻為下降 $0.15\ \text{eV}$。

解題方法

（一）均勻摻雜矽：圖 1(a)

均勻摻雜時，平衡狀態下電場為零，因此 $E_C$ 與 $E_V$ 均為水平線。

施加左負右正的 $0.15\ \text{V}$ 後，半導體內形成由右向左的電場；對電子能量而言，能帶由左向右下降。因此新的能帶圖為：

• $E_C$：由左向右下降 $0.15\ \text{eV}$
• $E_V$：由左向右下降 $0.15\ \text{eV}$
• $E_C$ 與 $E_V$ 互相平行
• $E_g$ 保持不變

示意如下：

能量
 ↑
 │  Ec  ───────────────＼
 │                       ＼
 │  Ev  ───────────────＼
 │                       ＼
 └────────────────────────→ x
    −       V = 0.15 V      +

因此，均勻摻雜矽的水平能帶會變成由左向右下傾的直線。

（二）非均勻摻雜矽：圖 1(b)

由原圖可知，平衡時圖 1(b) 的能帶由左向右上升 $0.15\ \text{eV}$：

本題考驗對半導體摻雜後載子濃度的計算，特別是本徵半導體、N型半導體和補償摻雜半導體的載子濃度關係。

核心觀念：

1. 質量作用定律 (Law of Mass Action)：在熱平衡狀態下，本徵載子濃度 $n_i$ 與電子濃度 $n$ 和電洞濃度 $p$ 的乘積為定值：$np = n_i^2$。
2. 電荷守恆定律 (Charge Neutrality)：在半導體中，總正電荷密度必須等於總負電荷密度。對於摻雜半導體，這表示：$p + N_D^+ + n_{minority} = n + N_A^- + p_{minority}$，其中 $N_D^+$ 是電離的施體濃度，$N_A^-$ 是電離的受體濃度。在室溫下，通常假設施體和受體都已完全電離，所以 $N_D^+ = N_D$ 和 $N_A^- = N_A$。
3. N型半導體：當施體濃度 $N_D$ 大於受體濃度 $N_A$ ($N_D > N_A$) 時，多數載子為電子 ($n \approx N_D - N_A$)，少數載子為電洞 ($p = n_i^2 / n$)。
4. P型半導體：當受體濃度 $N_A$ 大於施體濃度 $N_D$ ($N_A > N_D$) 時，多數載子為電洞 ($p \approx N_A - N_D$)，少數載子為電子 ($n = n_i^2 / p$)。
5. 補償摻雜 (Compensation doping)：當施體和受體同時存在時，如果 $N_D = N_A$，則半導體呈現本徵狀態（如果 $N_D, N_A \ll n_i$）或接近本徵狀態。如果 $N_D \neq N_A$，則由較多的那個決定其類型。

已知條件：

• 本徵載子濃度 $n_i = 1 \times 10^{10} \text{ cm}^{-3}$。
• 室溫下，假設施體和受體都已完全電離。

解題步驟：

(a) 均勻摻雜 $N_D = 1 \times 10^{15} \text{ cm}^{-3}$ 施體

這是一個 N 型半導體，因為只有施體被加入，且 $N_D \gg n_i$。
根據電荷守恆定律：$p + N_D = n$ (假設沒有受體，且 $p$ 是少數載子，遠小於 $N_D$ 和 $n$)
根據質量作用定律：$np = n_i^2$

由於 $N_D = 1 \times 10^{15} \text{ cm}^{-3}$，遠大於 $n_i = 1 \times 10^{10} \text{ cm}^{-3}$，因此電子是多數載子，電洞是少數載子。
多數載子濃度 $n \approx N_D = 1 \times 10^{15} \text{ cm}^{-3}$。

核心觀念

本題考查突變接面 $pn$ 二極體的空乏區電荷中性、外加反向偏壓對空乏區寬度的影響，以及內建電位 $V_{bi}$ 的能帶關係。

設：

• n 型區施體濃度：$N_D=1\times10^{17}\ \text{cm}^{-3}$
• p 型區受體濃度：$N_A=5\times10^{17}\ \text{cm}^{-3}$
• n 型側空乏寬度：$x_n$
• p 型側空乏寬度：$x_p$

在空乏近似下，接面兩側的空間電荷量必須相等：

$$qN_Dx_n=qN_Ax_p$$

因此：

$$\frac{x_n}{x_p}=\frac{N_A}{N_D}$$

這個比例只由兩側摻雜濃度決定，與外加偏壓大小無關。反向偏壓只會使總空乏寬度增加，並不改變兩側寬度的比例。

---

(a) 平衡時的 $x_n/x_p$

由電荷中性條件：

$$qN_Dx_n=qN_Ax_p$$

整理得：

$$\frac{x_n}{x_p} =\frac{N_A}{N_D} =\frac{5\times10^{17}}{1\times10^{17}} =5$$

因此：

$$\boxed{\frac{x_n}{x_p}=5}$$

物理上，p 型側的摻雜濃度較高，單位長度所含的固定離子電荷較多，因此只需較短的空乏寬度即可平衡 n 型側的電荷；所以空乏區主要延伸至摻雜較低的 n 型側。

---

(b) 反向偏壓 $5\ \text{V}$ 時的 $x_n/x_p$

反向偏壓會增加總空乏寬度：

$$W=x_n+x_p$$

但在靜電平衡的空乏區內，仍須滿足電荷中性：

$$qN_Dx_n=qN_Ax_p$$

因此：

$$\frac{x_n}{x_p}=\frac{N_A}{N_D}=5$$

故即使加上 $5\ \text{V}$ 反向偏壓：

$$\boxed{\frac{x_n}{x_p}=5}$$

反向偏壓的作用是改變 $W$ 的總大小，而不是改變兩側空乏區寬度的比例。

---

(c) 內建電位 $V_{bi}$

熱平衡時，整個元件的費米能階必須一致。由題目給定的能帶位置：

在 n 型區：

$$E_{Fn}=E_c-0.2\ \text{eV}$$

本題考驗對金屬-半導體 (M-S) 接面在平衡狀態下的能帶圖繪製，以及電容-電壓特性的計算與繪製。

核心觀念：

1. M-S 接面能帶圖：在平衡狀態下，金屬和半導體的費米能階對齊 ($E_{fm} = E_{fs}$)。
   • 理想 Schottky 接面：如果金屬功函數 $\phi_m$ 和半導體功函數 $\phi_s$ 的差異導致金屬功函數較大，則形成 Schottky 接面。
   • 功函數差：$\phi_m - \phi_s = (\phi_m) - (\chi_s + (E_c - E_f)_s)$。
   • 內建電勢：$\phi_{Bn} = \phi_m - \chi_s$ (對於 n-type 半導體)。
   • 能帶彎曲：半導體的能帶會向上彎曲，彎曲量由內建電勢決定。
   • 耗盡區寬度：$W = \sqrt{\frac{2 \epsilon_s \phi_{Bn}}{q N_D}}$。
2. M-S 接面電容：
   • 理想 Schottky 接面電容 (平行板電容模型)：$C = \frac{\epsilon_s A}{W} = A \sqrt{\frac{q \epsilon_s N_D}{2 (\phi_{Bn} - V - kT/q)}}$。
   • 反向偏壓下的電容：當施加反向偏壓 $V_R$ 時，耗盡區寬度增加。
     $W = \sqrt{\frac{2 \epsilon_s (\phi_{Bn} + V_R)}{q N_D}}$。
     $C = \frac{\epsilon_s A}{W} = A \sqrt{\frac{q \epsilon_s N_D}{2 (\phi_{Bn} + V_R)}}$。
   • $1/C^2$ 與 $V_R$ 的關係：
     $C^2 = A^2 \frac{q \epsilon_s N_D}{2 (\phi_{Bn} + V_R)}$
     $\frac{1}{C^2} = \frac{2 (\phi_{Bn} + V_R)}{A^2 q \epsilon_s N_D} = \frac{2 \phi_{Bn}}{A^2 q \epsilon_s N_D} + \frac{2 V_R}{A^2 q \epsilon_s N_D}$。
     這是一條斜率為 $\frac{2}{A^2 q \epsilon_s N_D}$，y 軸截距為 $\frac{2 \phi_{Bn}}{A^2 q \epsilon_s N_D}$ 的直線。
   • $V_R$ 截距：令 $1/C^2 = 0$，則 $\phi_{Bn} + V_R = 0$，即 $V_R = -\phi_{Bn}$。

已知條件：

• 金屬功函數 $\phi_m = 4.6 \text{ eV}$。
• 矽的電子親和勢 $\chi_s = 4 \text{ eV}$。
• 接面 A：n-type Si，$N_D = 1 \times 10^{17} \text{ cm}^{-3}$。
• 接面 B：n-type Si，$N_D = 1 \times 10^{18} \text{ cm}^{-3}$。
• 假設室溫下 $kT/q \approx 0.026 \text{ V}$。
• 矽的介電常數 $\epsilon_s \approx 1.036 \times 10^{-10} \text{ F/cm}$。
• 接面面積 A 未知，但通常在繪製 $1/C^2$ vs $V_R$ 圖時，截距與斜率的相對關係是關鍵。

解題步驟：

(a) 繪製平衡狀態下的能帶圖

首先計算半導體的功函數 $\phi_s$。由於是 n-type，我們需要知道其本徵費米能階與導帶底的相對位置。題目沒有直接給出 $E_i$ 相對於 $E_c$ 的位置，但通常假設 $E_f$ 在 N 型半導體中比 $E_c$ 低 $kT \ln(N_D/n_i)$。
然而，更直接的方法是利用 $\phi_{Bn} = \phi_m - \chi_s$ 來計算內建電勢。
注意： 這個公式 $\phi_{Bn} = \phi_m - \chi_s$ 是在理想 Schottky 接面模型下，假設半導體功函數 $\phi_s = \chi_s + (E_c - E_f)_s$ 且界面態密度為零時成立。
對於 n-type 半導體，半導體功函數 $\phi_s = \chi_s + (E_c - E_f)_s$。
$E_c - E_f$ 可以通過 $N_D$ 來估計，但題目沒有給出 $n_i$ 或 $T$ 來精確計算。
通常，在 M-S 接面問題中，如果沒有給出半導體的 $E_f$ 相對 $E_c$ 的位置，會直接使用 $\phi_{Bn} = \phi_m - \chi_s$ 來計算內建電勢。

接面 A (N_D = $1 \times 10^{17} \text{ cm}^{-3}$):
$\phi_{Bn, A} = \phi_m - \chi_s = 4.6 \text{ eV} - 4 \text{ eV} = 0.6 \text{ eV}$。
這是內建電勢。

接面 B (N_D = $1 \times 10^{18} \text{ cm}^{-3}$):
$\phi_{Bn, B} = \phi_m - \chi_s = 4.6 \text{ eV} - 4 \text{ eV} = 0.6 \text{ eV}$。
內建電勢相同，因為金屬功函數和半導體電子親和勢相同，且半導體類型相同。
（注意：在實際情況中，半導體的功函數 $\phi_s$ 會受到摻雜濃度的影響，導致 $E_c - E_f$ 的位置改變，進而影響 $\phi_m - \phi_s$。但如果題目沒有提供足夠資訊，則通常假設 $\phi_{Bn} = \phi_m - \chi_s$ 不受摻雜濃度影響，或者題目是考理想 Schottky 接面。）

繪製能帶圖：
我們需要一個共同的參考能量軸。通常以半導體的價帶底 $E_v$ 作為參考點。
假設 $E_v = 0$。
則 $E_c = E_g$。題目沒有給出矽的 $E_g$，但通常矽的 $E_g \approx 1.12 \text{ eV}$。如果題目沒有給，我們可以用一個標準值，或者僅表示相對位置。為簡便，我們假設 $E_g$ 是一個已知值，或者我們只關注 $E_c$ 相對於 $E_f$ 的位置。
更常見的做法是，將金屬的費米能階 $E_{fm}$ 作為參考點。
令 $E_{fm} = 0$。
那麼半導體的費米能階 $E_{fs} = E_{fm} = 0$。

接面 A:
$E_{fs} = 0$。
$E_c = E_{fs} + (E_c - E_f)_A = 0 + (E_c - E_f)_A$。
$E_v = E_c - E_g = (E_c - E_f)_A - E_g$。
內建電勢 $\phi_{Bn, A} = 0.6 \text{ eV}$。
半導體的能帶向上彎曲 $0.6 \text{ eV}$。
所以，$E_c$ 在接面處（靠近金屬）比 $E_{fs}$ 高 $0.6 \text{ eV}$。
$E_c(\text{interface}) = E_{fs} + \phi_{Bn, A} = 0 + 0.6 \text{ eV} = 0.6 \text{ eV}$。
$E_v(\text{interface}) = E_c(\text{interface}) - E_g = 0.6 - E_g$。
在遠離接面處，$E_c$ 和 $E_v$ 相對於 $E_{fs}$ 的位置是固定的。
$E_c(\text{bulk}) = E_{fs} + (E_c - E_f)_A$
$E_v(\text{bulk}) = E_c(\text{bulk}) - E_g$
我們需要知道 $(E_c - E_f)_A$。
若使用 $\phi_{Bn} = \phi_m - \chi_s$，則 $E_{fm} - E_{fs} = 0$。
$E_{fm} = \phi_m$ 相對於真空能階。
$E_{fs} = \chi_s + (E_c - E_f)_s$ 相對於真空能階。
$E_{fm} = E_{fs}$ 意味著 $\phi_m = \chi_s + (E_c - E_f)_s$。
$4.6 \text{ eV} = 4 \text{ eV} + (E_c - E_f)_A$。
所以，$(E_c - E_f)_A = 0.6 \text{ eV}$。
這與 $\phi_{Bn, A}$ 相等。這表示在計算 $\phi_{Bn}$ 時，半導體功函數 $\phi_s = \chi_s + (E_c - E_f)_s = 4 + 0.6 = 4.6 \text{ eV}$，與金屬功函數相等。這是一個特殊情況，稱為 "M-I-S" 接面，表示能帶是平的。
這裡可能有一個誤解。 $\phi_{Bn} = \phi_m - \chi_s$ 是指內建電勢，也就是半導體能帶彎曲的量。
所以，無論半導體的功函數如何，內建電勢是 $0.6 \text{ eV}$。
繪製步驟：

1. 畫一條水平的 $E_{fm}$ 線。
2. 畫一條水平的 $E_{fs}$ 線，與 $E_{fm}$ 對齊。
3. 在半導體區域，畫出 $E_c$ 和 $E_v$ 線。
4. 在接面處（靠近金屬），$E_c$ 相對於 $E_{fs}$ 向上彎曲 $0.6 \text{ eV}$。
5. 在遠離接面處，$E_c$ 相對於 $E_{fs}$ 的高度由 $(E_c - E_f)_A$ 決定。
   我們需要計算 $(E_c - E_f)_A$。

本題考驗對 BJT (雙極性接面電晶體) 在前向主動區操作時，基區少數載子濃度分佈與集極電流、基極-射極電壓 ($V_{BE}$) 之間的關係。

核心觀念：

1. BJT 集極電流 ($I_C$)：在前向主動區，集極電流主要由擴散到集極區的少數載子（基區的電子）決定。其大小與基區的少數載子濃度梯度（或基區的少數載子注入量）成正比。
   • $I_C \approx \frac{q D_n A_{base} n_p(0)}{L_n} = \frac{q D_n A_{base} n_p(0)}{L_n}$ (簡化模型，其中 $n_p(0)$ 是基區邊界處的電子濃度，$L_n$ 是電子擴散長度)。
   • 更精確地，根據擴散電流公式，基區的電子分佈是近似指數衰減的，$\Delta n(x) = \Delta n(0) e^{-x/L_n}$。集極電流與基區邊界處的少數載子濃度 $\Delta n(0)$（即 $n_p(0)$）成正比。
   • 基區少數載子注入：基區的少數載子（電子）注入量與基極-射極壓降 $V_{BE}$ 有關。通常，注入的電子濃度 $\Delta n(0)$ 與 $e^{V_{BE}/(kT)}$ 成正比。
2. 基極-射極電壓 ($V_{BE}$)：基極-射極是 PN 接面，在前向導通時，其電壓與注入的少數載子濃度有關。
   • $I_C = I_S e^{V_{BE}/(kT)}$ (其中 $I_S$ 是飽和電流)。
   • 因此，$V_{BE} = kT \ln(I_C / I_S)$。
   • 較大的 $I_C$ 通常對應較大的 $V_{BE}$。

圖 2 顯示了兩種操作條件 (Condition A 和 Condition B) 下，基區（Base region）的過量少數載子濃度 $\Delta n$ 在位置 $x$ 上的分佈。
$\Delta n(x)$ 代表在有外加偏壓時，基區中少數載子（電子）濃度比其平衡狀態下的濃度（$n_{p0}$）所增加的部分。
$x=0$ 通常是靠近射極的基區邊界，$\Delta n(0)$ 是注入到基區的少數載子濃度。
$W_B$ 是基區寬度。

分析圖 2：

• Condition A: $\Delta n(x)$ 在 $x=0$ 處較高，並且在基區寬度 $W_B$ 內呈近似線性下降（接近指數衰減）。
• Condition B: $\Delta n(x)$ 在 $x=0$ 處比 Condition A 低，並且在基區寬度 $W_B$ 內下降得更快（斜率更陡）。

解題步驟：

(a) 集極電流大小比較

核心觀念

MOS 電容的高頻 C–V 曲線，在累積區的電容約等於氧化層電容：

$$C_{\mathrm{ox}}=\frac{\varepsilon_{\mathrm{ox}}A}{T_{\mathrm{ox}}}$$

在耗盡區，氧化層電容與矽耗盡層電容串聯：

$$\frac{1}{C}=\frac{1}{C_{\mathrm{ox}}}+\frac{1}{C_{\mathrm{dep}}}$$

其中

$$C_{\mathrm{dep}}=\frac{\varepsilon_{\mathrm{Si}}A}{W_d}$$

圖中可讀得：

• Sample I 的累積電容：$C_{\mathrm{ox1}}=30\text{ pF}$
• Sample II 的累積電容：$C_{\mathrm{ox2}}=15\text{ pF}$
• Sample I 的最小電容：$C_{\min 1}=7.5\text{ pF}$

---

(a) 量測頻率

圖中的曲線由低電容的耗盡區，往右側上升至累積區，沒有顯示低頻反轉區的回升現象。

高頻下，少數載子無法及時響應交流訊號，因此反轉區不會恢復至累積電容，曲線會呈現耗盡到累積的單調變化。

因此：

$$\boxed{\text{高頻（high frequency）}}$$

---

(b) Si 基板型態

對於 $n$ 型基板：

• 負閘極電壓會排斥多數載子電子，形成耗盡區；
• 正閘極電壓會吸引電子，形成累積區。

圖中電壓往右增加時，電容由低值上升至高值，表示右側為累積區，因此基板為 $n$ 型。

$$\boxed{n\text{ 型}}$$

---

(c) 求 $T_{\mathrm{ox2}}$

兩個 MOS 電容面積相同，因此：

$$\frac{C_{\mathrm{ox1}}}{C_{\mathrm{ox2}}} = \frac{T_{\mathrm{ox2}}}{T_{\mathrm{ox1}}}$$

代入：

$$\frac{30}{15} = \frac{T_{\mathrm{ox2}}}{6}$$

因此：

$$T_{\mathrm{ox2}}=12\text{ nm}$$ $$\boxed{T_{\mathrm{ox2}}=12\text{ nm}}$$

---

(d) Sample II 的 $C_{\min}$

先由 Sample I 求最大耗盡層電容 $C_{\mathrm{dep,max}}$：

$$\frac{1}{C_{\min1}} = \frac{1}{C_{\mathrm{ox1}}} + \frac{1}{C_{\mathrm{dep,max}}}$$

代入 $C_{\min1}=7.5\text{ pF}$、$C_{\mathrm{ox1}}=30\text{ pF}$：

$$\frac{1}{7.5} = \frac{1}{30} + \frac{1}{C_{\mathrm{dep,max}}}$$

本題考驗對 MOSFET 的基本參數計算，包括次臨界擺幅 (subthreshold swing)、關斷漏電流、閾值電壓變化、能帶圖繪製以及 DIBL 效應。

核心觀念：

1. MOSFET 次臨界擺幅 (Subthreshold Swing, SS)：描述在次臨界區，柵極電壓變化一個單位時，漏極電流變化的快慢。
   $SS = \frac{kT}{q} \ln(10) (1 + \frac{C_{dep}}{C_{ox}})$，其中 $C_{dep}$ 是半導體基板的耗盡層電容，$C_{ox}$ 是氧化層電容。
   題目給定 $C_{ox}$ 和 $C_{sub}$ (基板電容，即 $C_{dep}$ 在反轉區達到最大值時的電容) 的比例。
   $SS = \frac{kT}{q} \ln(10) (1 + \frac{C_{sub}}{C_{ox}})$。
2. MOSFET 閾值電壓 ($V_{th}$)：MOSFET 開始導通的柵極電壓。
   $V_{th} = \phi_{ms} + \phi_{s,max} + \frac{Q_{dep,max}}{C_{ox}}$，其中 $\phi_{ms}$ 是金屬-半導體功函數差，$\phi_{s,max}$ 是半導體表面最大反轉電勢。
   在次臨界區，漏極電流 $I_D \approx I_{0} e^{qV_{GB}/(nkT)}$，其中 $n = 1 + C_{dep}/C_{ox}$ 是次臨界擺幅的倒數的斜率因子。
   $I_D \approx I_{on} 10^{(V_{GB}-V_{th})/SS}$。
3. 關斷漏電流 (Off-state leakage current)：在 $V_{GB} < V_{th}$ 時的漏極電流，主要包括亞臨界漏電、PN 接面漏電、隧道漏電等。題目中提到 "constant current of 1nA/(W/L)" 來定義 $V_{th}$，這通常是指在某個閾值電流下的定義。關斷漏電流則是指在零柵極電壓 ($V_{GB}=0$) 時的漏極電流。
4. 功函數變化對 $V_{th}$ 的影響：
   $V_{th} = \phi_{ms} + 2\phi_F + \frac{Q_{dep,max}}{C_{ox}}$ (對於 nMOS，$\phi_F$ 是半導體準費米能階與本徵費米能階的差)。
   $\phi_{ms} = \phi_m - \phi_s$。
   如果金屬功函數 $\phi_m$ 增加，則 $\phi_{ms}$ 增加，進而 $V_{th}$ 增加。
5. 能帶圖 (Band Diagram)：沿 A-A' 剖面，在熱平衡、零偏壓下，繪製 N+ 區、P 型基板、閘極的能帶圖。
6. DIBL (Drain-Induced Barrier Lowering)：在短通道 MOSFET 中，漏極電壓 $V_{DS}$ 的升高會降低源極-基極勢壘，增加漏極電流。

已知條件：

• nMOSFET, W/L = 10。
• 橫截面如 Fig. 4 所示。
• 25°C (室溫)。
• $C_{ox}$ : $C_{sub}$ (基板耗盡層電容) = 3 : 2。
• $V_{th}$ 定義電流為 $1 \text{ nA} / (W/L)$。
• 金屬功函數增加 $0.2 \text{ eV}$。
• 矽的電子親和勢 $\chi_s = 4 \text{ eV}$ (可能用於能帶圖)。

解題步驟：

(a) 次臨界擺幅 (SS)

$SS = \frac{kT}{q} \ln(10) (1 + \frac{C_{sub}}{C_{ox}})$
在 25°C (298K)，$kT/q \approx 0.0259 \text{ V} = 25.9 \text{ mV}$。
$C_{ox} : C_{sub} = 3 : 2$。所以 $C_{sub}/C_{ox} = 2/3$。
$SS = 25.9 \text{ mV} \times \ln(10) \times (1 + 2/3)$
$SS = 25.9 \text{ mV} \times 2.303 \times (5/3)$
$SS = 59.65 \text{ mV} \times (5/3) \approx 99.4 \text{ mV}$。

【答案】(a)
$SS \approx 99.4 \text{ mV/decade}$。

(b) 關斷漏電流

閾值電壓 $V_{th} = 0.4 \text{ V}$。
這個 $V_{th}$ 是由定義電流 $I_{def} = 1 \text{ nA} / (W/L)$ 確定的。
$W/L = 10$。所以 $I_{def} = 1 \text{ nA} / 10 = 0.1 \text{ nA}$。
這意味著當 $V_{GB}$ 使得 $I_D = 0.1 \text{ nA}$ 時，$V_{GB} = V_{th} = 0.4 \text{ V}$。

題目問的是「關斷漏電流」，即在零柵極電壓 ($V_{GB}=0$) 時的漏極電流。
在次臨界區，漏極電流與柵極電壓的關係近似為：
$I_D \approx I_{0} e^{qV_{GB}/(nkT)}$，其中 $n = 1 + C_{sub}/C_{ox} = 1 + 2/3 = 5/3$。
$I_D \approx I_{0} e^{V_{GB} / (SS / \ln(10))}$。
$I_D \approx I_{0} 10^{V_{GB}/SS}$。

我們知道在 $V_{GB} = V_{th} = 0.4 \text{ V}$ 時，$I_D = 0.1 \text{ nA}$。
$0.1 \text{ nA} = I_{0} 10^{0.4 \text{ V} / 99.4 \text{ mV}} = I_{0} 10^{0.4 / 0.0994} = I_{0} 10^{4.024}$。
$0.1 \text{ nA} = I_{0} \times 10500$。
$I_{0} = \frac{0.1 \text{ nA}}{10500} \approx 9.5 \times 10^{-15} \text{ A}$。

現在計算 $V_{GB}=0$ 時的漏極電流 $I_{D,off}$。
$I_{D,off} = I_{0} 10^{0 \text{ V} / SS} = I_{0} \times 10^0 = I_{0}$。
所以，關斷漏電流約為 $9.5 \times 10^{-15} \text{ A}$。

這個值非常小。通常關斷漏電流還包括 PN 接面的漏電流。
如果題目僅考量次臨界漏電，則此結果是正確的。
注意：$I_0$ 的定義是 $I_D$ 在 $V_{GB} \to -\infty$ 時的值，或者 $I_D$ 在 $V_{GB} = V_{th} - SS \times \log_{10}(I_{th}/I_0)$ 時的值。
更精確的關係是：
$I_D = I_{on} 10^{(V_{GB}-V_{th})/SS}$。
當 $V_{GB}=0$ 時，$I_{D,off} = I_{on} 10^{(0 - V_{th})/SS}$。
$I_{on} = 0.1 \text{ nA}$ (定義電流)。
$V_{th} = 0.4 \text{ V}$。
$SS = 99.4 \text{ mV} = 0.0994 \text{ V}$。
$I_{D,off} = 0.1 \text{ nA} \times 10^{(0 - 0.4) / 0.0994} = 0.1 \text{ nA} \times 10^{-4.024}$。
$10^{-4.024} = 10^{-5} \times 10^{0.976} \approx 10^{-5} \times 9.46$。
$I_{D,off} = 0.1 \text{ nA} \times 9.46 \times 10^{-5} = 0.946 \times 10^{-14} \text{ A} = 9.46 \text{ fA}$。

【答案】(b)
關斷漏電流 $I_{off} \approx 9.5 \text{ fA}$。

(c) 功函數增加對 $V_{th}$ 的影響

$V_{th} = \phi_{ms} + \phi_{s,max} + \frac{Q_{dep,max}}{C_{ox}}$
$\phi_{ms} = \phi_m - \phi_s = \phi_m - (\chi_s + \phi_F)$。