114 年 國立臺灣聯合大學系統（清華、政治、陽明交通、中央四校聯招）研究所電機類《固態電子元件》

電子親和能 (Electron Affinity) 是指電子從真空能階 ($E_{VAC}$) 移動到導帶底 ($E_c$) 所需的能量。在能帶圖中，真空能階通常定義為最高能量參考點。因此，電子親和能定義為真空能階與導帶底能階的差值。

游離能 (Ionization Energy) 通常是指將一個電子從一個束縛態（例如，來自一個雜質能階或價帶）移動到真空能階所需的能量。在半導體中，如果考慮的是從價帶頂的電子被游離到真空，則其游離能為真空能階與價帶頂能階的差值。
選項 (A) $E_{VAC} - E_g$ 沒有明確的物理意義。
選項 (B) $E_c - E_v$ 是能隙 (Bandgap)。

這題考驗對半導體在室溫下的基本性質的理解。
(A) 在本質半導體 (intrinsic semiconductor) 中，費米能階 ($E_F$) 確實位於導帶底 ($E_c$) 和價帶頂 ($E_v$) 之間。對於純淨的半導體，如果質量很接近，費米能階會非常靠近能帶中間。即使有輕微的摻雜，費米能階也處於這兩個能帶之間。這是正確的敘述。
(B) 在室溫下，價帶 (valence band) 並非完全被佔據。由於熱激發，會有電子從價帶躍遷到導帶，在價帶中留下空穴 (holes)。因此，價帶不是完全佔據的。

這題考驗對本質半導體在熱平衡下的特性以及能帶圖的理解。
題目提供了 E-k 圖，其中顯示了導帶底 ($E_c$) 和價帶頂 ($E_v$) 的能量。圖中也給出了 $E_c$ 和 $E_v$ 的相對位置，以及能量 ($E$) 和波向量 ($k$) 的關係。
(A) 有效質量 ($m^*$) 與 E-k 圖的曲率有關：$m^* = \hbar^2 / (d^2E/dk^2)$。從圖中可以看出，導帶底的曲率（$d^2E/dk^2$）比價帶頂的曲率（$d^2E/dk^2$）要小（更平坦）。較小的曲率意味著較大的有效質量。因此，電子 (conduction band) 的有效質量通常比空穴 (valence band) 的有效質量要大。此選項「Effective mass of electrons is larger than that of holes」是可能的，但需要仔細觀察圖形。從圖來看，導帶底的彎曲度比價帶頂的彎曲度小，意味著電子有效質量大於空穴有效質量。
(B) 在本質半導體 (intrinsic semiconductor) 中，熱平衡時，導帶中的電子數密度 ($n$) 和價帶中的空穴數密度 ($p$) 是相等的 ($n=p=n_i$)。因此，電子密度並不比空穴密度高。

這題考驗對半導體中載子複合 (recombination) 的機制及其能量釋放形式的理解。
當電子從導帶被激發到導帶後，最終會回到價帶的空位（即空穴）處。這個過程稱為複合。複合時釋放的能量可以以光的形式（光子，photon）或熱的形式（聲子，phonon）釋放。
題目中提到「re-emitting the excess energy as heat or light, generating "X", and "Y", respectively.」。

這題考驗對半導體能隙與發光波長之間關係的計算。
當一個電子從導帶底掉落到價帶頂時，會釋放出一個能量等於能隙 ($E_g$) 的光子。如果這個過程沒有能量損失（即沒有熱能損耗），則發射的光子的能量 $E_{photon}$ 就等於能隙 $E_g$。
能量與波長的關係為 $E = hf = hc/\lambda$，其中 $h$ 是普朗克常數，$c$ 是光速，$\lambda$ 是波長。
已知：
$E_g = 1.55 \text{ eV}$
$h = 6.626 \times 10^{-34} \text{ J} \cdot \text{s}$
$c = 3 \times 10^8 \text{ m/s}$
1 eV = $1.602 \times 10^{-19} \text{ J}$

首先將能隙能量從 eV 轉換為焦耳 (Joule)：
$E_g = 1.55 \text{ eV} \times 1.602 \times 10^{-19} \text{ J/eV} = 2.4831 \times 10^{-19} \text{ J}$

這題是上一題的逆向計算，考驗對半導體能隙與發光波長之間關係的計算。
當半導體發射波長為 400 nm 的光時，表示光子的能量為：
$\lambda = 400 \text{ nm} = 400 \times 10^{-9} \text{ m}$
光子能量 $E_{photon} = hc / \lambda$
使用近似公式 $E_g (\text{eV}) \approx 1240 / \lambda (\text{nm})$：
$E_g \approx 1240 / 400 \text{ eV}$
$E_g \approx 3.1 \text{ eV}$

如果沒有損耗，則能隙 $E_g$ 約等於光子能量 $E_{photon}$。
因此，該半導體的能隙約為 3.1 eV。

我們也可以用更精確的數值來計算：
$h = 6.626 \times 10^{-34} \text{ J} \cdot \text{s}$
$c = 3 \times 10^8 \text{ m/s}$

這題考驗對絕緣體、金屬和本質半導體在不同溫度下能帶結構和載流子行為的理解。
(A) 絕緣體 (isolator) 的特點是具有很寬的能隙 ($E_g$)。在任何溫度下，其價帶 (valence band) 都是被電子充滿的，而導帶 (conduction band) 是空的。電子需要非常大的能量才能躍遷到導帶，因此導電性極差。此敘述是錯誤的，因為絕緣體的價帶是被電子充滿的，而導帶是空的。
(B) 金屬 (metal) 的特點是導帶和價帶有重疊，或者導帶是部分填充的。這意味著在任何溫度下，都有大量的自由電子可以導電。

核心觀念

低電場下，電子漂移速度與電場成正比：

其中：

• $v_d$：電子漂移速度
• $\mu_n$：電子遷移率
• $E$：電場

由 Drude 模型，電子遷移率為

其中：

• $q$：電子電量大小
• $\tau_m$：兩次碰撞間的平均自由時間
• $m_n^*$：電子有效質量

因此，遷移率會受到散射機制與平均自由時間影響。n 型半導體中主要散射來源包括：

1. 離子化雜質散射
2. 晶格振動（聲子）散射
3. 其他缺陷或碰撞散射

在「低電場」條件下，遷移率近似與電場無關；電場只改變漂移速度。

解題方法

逐項判斷各物理量是否會影響 $\mu_n$：

• 雜質濃度會改變離子化雜質散射強度。
• 低電場下，$\mu_n$ 不隨電場改變。
• 溫度會改變聲子散射與雜質散射。
• 平均碰撞時間 $\tau_m$ 直接出現在遷移率公式中。

因此正確的敘述為：

選項分析

(A) (i), (ii), (iii), (iv)

錯誤。雖然雜質濃度、溫度與平均碰撞時間會影響遷移率，但在低電場下，遷移率不直接受電場影響，因此包含 (ii) 錯誤。

核心觀念

本題考查摻雜半導體升溫時，多數載子與少數載子的變化。對均勻、非簡併的 p 型矽，若受體已充分游離，電中性條件與質量作用定律分別為

其中 $p$、$n$ 分別為電洞與電子濃度，$N_A$ 為受體濃度，$n_i$ 為本質載子濃度。溫度上升會使 $n_i$ 增加，因此少數載子電子濃度增加；在外因半導體區，多數載子電洞濃度則仍約等於受體濃度。

解題方法

題目給定 p 型矽摻雜濃度 $N_A=10^{18}\ \mathrm{cm^{-3}}$。室溫下矽的本質載子濃度約為 $10^{10}\ \mathrm{cm^{-3}}$；升至 $350\ \mathrm{K}$ 時，$n_i$ 雖顯著增加，仍遠小於 $N_A$。

由兩個關係式可得

當 $n_i\ll N_A$ 時，近似為

因此電洞濃度幾乎維持在 $10^{18}\ \mathrm{cm^{-3}}$。電子濃度則為

由於 $n_i$ 隨溫度上升，少數載子電子濃度也會增加，但仍遠小於多數載子濃度。

選項分析

核心觀念

本題考查重度摻雜（degenerate doping）$p^+$ 型矽的能帶與載子特性，重點包括：

1. 費米能階 $E_F$ 的位置。
2. 重度摻雜造成的能隙窄化（bandgap narrowing）。
3. 雜質能階在高濃度下的展寬與能帶化。
4. 電子與電洞濃度的相對大小。

對一般非簡併半導體，載子濃度可寫成

且滿足質量作用定律

對 $p^+$ 型矽而言，受體濃度非常高，電洞為多數載子，因此 $p\gg n$，費米能階會往價帶方向移動；當摻雜程度足夠高時，$E_F$ 甚至會進入價帶。

解題方法

判斷各選項是否符合「重度摻雜 $p^+$ 型矽」的物理特徵即可。

核心判斷順序如下：

• $p^+$ 型代表受體摻雜濃度很高，電洞為多數載子。
• 電洞濃度增加會使 $E_F$ 往價帶靠近，甚至進入價帶。
• 高濃度雜質使能帶受到擾動，產生能隙窄化。
• 受體能階彼此接近並重疊，會形成雜質帶，進一步與價帶融合。
• 由於是 $p$ 型材料，電子濃度遠低於電洞濃度。

因此，只要找出與「$p^+$ 型」費米能階移動方向相反的敘述，即可得到錯誤選項。

選項分析

（A）Fermi-level is inside conduction band

此敘述錯誤。

$p^+$ 矽是重度受體摻雜半導體。受體會接受電子，使價帶產生大量電洞，因此費米能階會向價帶移動。

對重度摻雜的 $p^+$ 半導體，費米能階可進入價帶：

其中 $E_V$ 為價帶頂端。費米能階進入導帶是重度 $n^+$ 型摻雜的特徵，不是 $p^+$ 型摻雜的特徵。

因此，選項（A）是錯誤敘述。

核心觀念

本題考的是載子遷移率與散射機制的關係，以及「多數／少數載子」是否決定遷移率大小。

低電場下，遷移率 $\mu$ 定義為漂移速率與電場大小的比值：

以有效質量與平均動量鬆弛時間表示，可寫成：

其中 $q$ 為基本電荷量、$\tau$ 為平均動量鬆弛時間、$m^*$ 為有效質量。散射越強，$\tau$ 越短，遷移率越低。

矽中兩項主要散射機制的基本趨勢如下：

常用的近似關係為：

其中 $N_{\mathrm{ii}}$ 為游離雜質濃度。第二式省略了屏蔽相關修正，且不能直接外推至所有極低溫與重摻雜條件。

若各散射機制近似獨立，可用 Matthiessen 法則：

因此，限制遷移率的是散射最強、對應遷移率最小的機制。此法則是常用近似，並非所有條件下的精確等式。散射與遷移率研究

解題方法

逐項判斷敘述是否符合散射機制，並檢查其成立條件。

溫度降低時，聲子散射減弱；但雜質散射等限制仍然存在。因此，「降溫使聲子散射減弱」不能直接推出「總遷移率必定增加」。

此外，多數與少數載子的分類依據是濃度，遷移率則取決於有效質量與散射，兩者不能混為一談。

選項分析

（A）相較於 $300\,\mathrm{K}$，電子與電洞在低溫狀態下的遷移率都增加

有條件成立，不能作為無條件正確的敘述。

若樣品摻雜濃度低，且降溫後仍主要受聲子散射限制，則：

這題考驗對 PN 接面內建電勢 (built-in potential barrier, $V_{bi}$) 的計算。
給定的參數：
本質載流子濃度 $n_i = 1.5 \times 10^{10} \text{ cm}^{-3}$
摻雜濃度 $N_A = N_d = 2 \times 10^{16} \text{ cm}^{-3}$
溫度 $T = 300 \text{ K}$
普朗克常數 $k = 1.38 \times 10^{-23} \text{ J/K}$
電子電荷 $e = 1.602 \times 10^{-19} \text{ C}$
在室溫 (300K) 下，kT/e 的值約為 0.0259 V，通常取 0.026 V。

對於一個突變型 (abrupt) PN 接面，在熱平衡時，其內建電勢 $V_{bi}$ 的公式為：
$V_{bi} = \frac{kT}{e} \ln\left(\frac{N_A N_d}{n_i^2}\right)$
其中 $N_A$ 是受主濃度 (p-side)，$N_d$ 是施主濃度 (n-side)。

題目中給定 $N_A = N_d = 2 \times 10^{16} \text{ cm}^{-3}$。

核心觀念

突變 $pn$ 接面在耗盡區內近似沒有可移動載子，留下固定的受體離子與施體離子。平衡時，兩側耗盡區的總電荷量大小相等，因此滿足電荷中性條件：

其中 $x_p$、$x_n$ 分別是耗盡區向 $p$ 側與 $n$ 側延伸的寬度。

解題方法

由題目給定 $N_A=N_D=2\times10^{16}\,\mathrm{cm^{-3}}$，代入電荷中性條件：

由於兩側摻雜濃度相同，得到：

所以耗盡區在 $p$ 側與 $n$ 側的延伸寬度相等。總耗盡區寬度為 $W=x_p+x_n$，因此每一側各占總寬度的一半。

選項分析

這題考驗對 PN 接面耗盡區內電場分佈的理解。
在 PN 接面的耗盡區內，由於 P 區的負離子 (接受體離子) 和 N 區的正離子 (給體離子) 形成了一個空間電荷區。在理想的突變型 PN 接面中，耗盡區內部的空間電荷密度是恆定的。
在 P 區，空間電荷密度為 $-\rho_p = -e N_A$。
在 N 區，空間電荷密度為 $+\rho_n = +e N_d$。
電場 $E$ 與空間電荷密度 $\rho$ 的關係由泊松方程 (Poisson's equation) 給出：$\nabla^2 V = -\rho/\epsilon_s$。
在一個維度上，這可以寫成 $\frac{d^2V}{dx^2} = -\rho/\epsilon_s$。
電場是電勢的負梯度：$E = -\frac{dV}{dx}$。
所以，$E = -\int \frac{\rho}{\epsilon_s} dx$。

在 P 區（假設從 P 區邊界 $x=-W_p$ 到接面中心 $x=0$）：
$\rho = -e N_A$
$E(x) = -\int \frac{-e N_A}{\epsilon_s} dx = \frac{e N_A}{\epsilon_s} x + C_1$
在接面中心 ($x=0$)，電場為零（或者說，我們通常考慮的是從 P 區到 N 區的電場方向）。更精確地說，在 P 區，從 P 區邊界 (-$W_p$) 到接面中心 (0)，電場是從 N 區指向 P 區，所以是負值。
如果我們定義 P 區的邊界為 $x=0$ 和 N 區的邊界為 $x=W$，接面中心在 $x=x_0$。
通常我們將 P 區的邊緣設為 $x=-W_p$，N 區的邊緣設為 $x=W_n$，接面中心設為 $x=0$。
在 P 區 ($-W_p < x < 0$)，空間電荷為 $-e N_A$。

這題考驗對 Schottky 接面內建電勢 ($V_{bi}$) 的計算。
對於 Schottky 接面，內建電勢 $V_{bi}$ 與 Schottky 勢壘高度 $\phi_{B0}$ (在 n-type semiconductor 中，通常指金屬功函數與半導體電子親和能之差，即金屬與半導體接觸時，金屬的費米能階與半導體的導帶底的能量差，但這裡給的是 $\phi_{B0}$，應理解為金屬功函數減去半導體的電子親和能) 和半導體的摻雜濃度有關。
在熱平衡時，金屬的費米能階 ($E_{Fm}$) 與半導體的費米能階 ($E_{Fs}$) 相等。
$E_{Fm} = E_{Fs}$
對於 n-type 半導體，半導體的費米能階 $E_{Fs}$ 與導帶底 $E_c$ 的關係為：
$E_c - E_{Fs} = kT \ln(N_c / n_d)$
其中 $n_d$ 是半導體的載流子濃度（這裡是指施主濃度 $N_d$）。
而 Schottky 勢壘高度 $\phi_{B0}$ 是指在無外加電壓時，導帶底 $E_c$ 與金屬費米能階 $E_{Fm}$ 的能量差（如果 $E_{Fm}$ 在 $E_c$ 的下方）。
在 n-type Schottky 接面，$\phi_{B0}$ 通常定義為金屬功函數 $\Phi_m$ 減去半導體的電子親和能 $\chi_s$。
$\phi_{B0} = \Phi_m - \chi_s$
在無外加電壓時，金屬的費米能階與半導體的費米能階重合。
內建電勢 $V_{bi}$ 是指耗盡區的電勢差，它等於 $E_{Fs}$ 與 $E_{Fm}$ 的差值（或 $E_c$ 與 $E_{Fm}$ 的差值，如果 $E_{Fm}$ 在 $E_c$ 下方）。
$V_{bi} = E_{Fs} - E_{Fm}$ (如果 $E_{Fm}$ 在 $E_{Fs}$ 的下方)。
在 Schottky 接面中，$V_{bi}$ 與 $\phi_{B0}$ 和半導體的摻雜濃度有關。

核心觀念

這題考查 PN 接面內建電位障壁。熱平衡時，內建電位為

其中

為熱電壓；在室溫 $T\approx300\ \text{K}$ 時，$V_T\approx0.026\ \text{V}$。

若只將其中一側的摻雜濃度加倍，例如 $N_D\rightarrow 2N_D$，則

因此

由於

摻雜濃度加倍會使內建電位增加約 $18\ \text{mV}$。

解題方法

題目所附資訊未列出原始內建電位。由選項設計可知，原始值應為約 $0.426\ \text{V}$，摻雜濃度加倍後：

所以新的內建電位障壁為

這題考驗對 Schottky 勢壘高度 (Schottky barrier height, $\phi_{B0}$) 和摻雜濃度之間關係的理解。
Schottky 勢壘高度 $\phi_{B0}$ 通常定義為金屬功函數 ($\Phi_m$) 與半導體電子親和能 ($\chi_s$) 的差值：
$\phi_{B0} = \Phi_m - \chi_s$
在理想情況下，這個值僅取決於金屬和半導體的材料性質，而與半導體的摻雜濃度無關。
然而，在實際的 Schottky 接面中，由於界面態 (interface states) 的存在，或者由於肖特基-克里 (Schottky-Mott) 規則的偏差，勢壘高度可能會受到摻雜濃度的影響。

核心觀念

本題比較兩種元件的「內建電位障壁」：

1. 單邊突變 $p^+n$ 接面二極體
2. n 型矽上的金屬—半導體 Schottky 二極體

兩者的內建電位都與能帶彎曲及平衡時的費米能階對齊有關，但決定內建電位的參數不同。

解題方法

一、$p^+n$ 接面二極體

對一般突變 $pn$ 接面，內建電位為

其中：

• $N_A$：p 型區受體濃度
• $N_D$：n 型區施體濃度
• $n_i$：矽的本質載子濃度
• $kT/q$：熱電壓

對單邊 $p^+n$ 接面而言，$N_A \gg N_D$，因此耗盡區主要位於 n 型側，但內建電位仍由 $N_A$、$N_D$ 及 $n_i$ 決定：

未提供摻雜濃度，因此無法得到唯一數值。

二、Schottky 二極體

對 n 型半導體，Schottky 接面的理想電子障壁高度可寫為

其中：

• $\phi_M$：金屬功函數
• $\chi$：矽的電子親和力

但 Schottky 接面的「內建電位」不是單純的 $\phi_{Bn}$，而是扣除 n 型矽中費米能階距離導帶底的能量差：

對非簡併 n 型矽，

因此

這題比較 p+n 接面二極體和 Schottky 接面二極體在反向偏壓下的漏電流 (reverse leakage current)。
反向漏電流主要由少數載流子產生。
對於 p+n 接面二極體，少數載流子是 N 區的電子和 P 區的空穴。在 N 區，電子是多數載流子，空穴是少數載流子。在 P 區，空穴是多數載流子，電子是少數載流子。
對於 Schottky 接面，少數載流子是半導體中的電子（如果是 n-type）或空穴（如果是 p-type）。

在 n-type 半導體上製作的 p+n 接面，其反向漏電流主要來自 N 區的少數載流子（空穴）和 P 區的少數載流子（電子）。
在 n-type 半導體上製作的 Schottky 接面，其反向漏電流主要來自 N 區的少數載流子（電子）。

這題比較 p+n 接面二極體和 Schottky 接面二極體的開關速度 (switching speed)。
開關速度主要由載流子在 P-N 接面或 Schottky 接面耗盡區的儲存電荷 (stored charge) 和複合時間 (recombination time) 決定。

• p+n 接面二極體：在導通狀態下，P 區和 N 區都有大量的少數載流子注入到對方的區域，形成大量的少數載流子儲存。當從正向偏壓快速切換到反向偏壓時，這些儲存的少數載流子需要時間來清除（通過複合或漂移），這個過程稱為反向恢復 (reverse recovery)。

這題考驗對 MOS 電容器 C-V 特性曲線各區域的理解，特別是反轉區 (inversion state)。
圖中顯示了 MOS 電容器的 C-V 曲線，其中 $C_G$ 是總電容，$C_{ox}$ 是氧化層電容，$C_{min}$ 是最小電容（通常在反轉區），$C_{FB}$ 是平帶電容。橫軸是門電壓 $V_G$，縱軸是電容 $C_G$。
MOS 電容器有幾個工作區域：

1. 積累 (Accumulation)：當門電壓使半導體表面積累與閘極相同類型的多數載流子時。對於 n-type 半導體，施加負電壓。此時，半導體表面電容接近於零，總電容接近於氧化層電容 $C_{ox}$。
2. 平帶 (Flat-band)：當門電壓為零時，半導體中的能帶是平坦的。
3. 耗盡 (Depletion)：當門電壓使半導體表面多數載流子被排斥，形成一個耗盡區。此時，總電容 $C_G$ 是氧化層電容 $C_{ox}$ 和半導體表面電容 $C_s$ 的串聯：$1/C_G = 1/C_{ox} + 1/C_s$。隨著耗盡加深，$C_s$ 減小，總電容 $C_G$ 減小。
4. 反轉 (Inversion)：當門電壓足夠負（對於 n-type 半導體，即強反轉），在半導體表面產生了與閘極相反類型的少數載流子（對於 n-type，是空穴）。在低頻 C-V 曲線中，反轉區的半導體表面電容 $C_s$ 會變得非常大（因為少數載流子可以自由移動），使得總電容 $C_G$ 接近於 $C_{ox}$。

這題是根據 MOS 電容器的 C-V 曲線來判斷襯底 (substrate) 的類型。
在問題 22 的分析中，我們已經推斷出襯底類型。
回顧 C-V 曲線的特徵：

• 積累 (Accumulation)：當閘極電壓與襯底載流子類型相同時，表面積累多數載流子，電容最大，接近 $C_{ox}$。
• 耗盡 (Depletion)：當閘極電壓與襯底載流子類型相反時，表面多數載流子被排斥，形成耗盡區，電容下降。
• 反轉 (Inversion)：當閘極電壓達到足夠強的相反類型時，表面產生少數載流子，電容在低頻時接近 $C_{ox}$，在高頻時降低到最小值 $C_{min}$。

根據圖中 Case A 的曲線：
當 $V_G < 0$ 時，電容最大（接近 $C_{ox}$）。這表示在負電壓下，半導體表面積累了多數載流子。

這題考驗當襯底摻雜濃度增加時，MOS 電容器的 $C_{min}$ 和平帶電壓 ($V_{FB}$) 的變化。
襯底類型是 n-type (從上一題推斷)。

1. $C_{min}$ 的變化：
   $C_{min}$ 是在高頻反轉區的電容值。它等於氧化層電容 $C_{ox}$ 和反轉層電容 $C_{inv}$ 的串聯。
   $1/C_{min} = 1/C_{ox} + 1/C_{inv}$。
   在反轉區，半導體表面會形成一個非常薄的反轉層，其電容 $C_{inv}$ 很大。
   然而，$C_{min}$ 的值實際上受到耗盡區最大寬度 $W_{d,max}$ 的影響。當襯底摻雜濃度增加時，為了形成反轉層，需要更深的耗盡區（或者說，耗盡區的寬度增加）。
   耗盡區的最大寬度 $W_{d,max}$ 與摻雜濃度 $N_d$ 的關係為：
   $W_{d,max} = \sqrt{\frac{2\epsilon_s V_{bi}}{e N_d}}$ （對於 n-type，Vbi 為內建電勢）。
   當 $N_d$ 增加時，$W_{d,max}$ 減小。
   半導體表面電容 $C_s = \epsilon_s / W_d$。當 $W_d$ 減小，$C_s$ 變大。
   在高頻反轉區，半導體表面電容 $C_s$ 變得非常大，但 $C_{min}$ 的極限值是當 $C_s \to \infty$ 時，$C_{min} \approx C_{ox}$。
   實際上，$C_{min}$ 的計算公式為：
   $C_{min} = \frac{C_{ox} C_{s,max}}{C_{ox} + C_{s,max}}$
   其中 $C_{s,max} = \epsilon_s / W_{d,max}$。

核心觀念

本題考的是 MOS 電容的閘極功函數如何影響 $C$-$V$ 曲線的位置。閘極材料改變時，主要改變的是平帶電壓 $V_{\mathrm{FB}}$；在氧化層電荷不變的前提下，曲線形狀大致不變，沿閘極電壓軸平移。

平帶電壓為

其中 $\Phi_g$ 是閘極功函數、$\Phi_s$ 是半導體基板功函數、$Q_{\mathrm{ox}}$ 是氧化層電荷，$C_{\mathrm{ox}}$ 是氧化層電容。

解題方法

矽的 $n^+$ 閘極中，費米能階靠近導帶；$p^+$ 閘極中，費米能階靠近價帶。因此由 $n^+$ Si gate 改成 $p^+$ Si gate，閘極功函數增加，約增加一個矽的能隙 $E_g$。

核心觀念

本題考查 MOS 電容中氧化層固定電荷對 $C$–$V$ 曲線的影響。

平帶電壓為

其中：

• $\phi_{ms}$：金屬與半導體功函數差；
• $Q_{ox}$：氧化層中的固定電荷密度；
• $C_{ox}$：氧化層電容。

加入固定正電荷後，$Q_{ox}>0$，因此

所以平帶電壓往較負的方向移動，亦即 $C$–$V$ 曲線沿著電壓軸向左平移。

解題方法

固定正電荷位於氧化層內，主要作用是改變閘極電壓與半導體表面電位之間的電壓關係。它會使 MOS 電容在相同表面狀態下所需的閘極電壓降低，因此整條 $C$–$V$ 曲線向左移動。

固定氧化層電荷並不會直接改變：

• 氧化層厚度，因此 $C_{ox}$ 不變；
• 半導體摻雜濃度，因此耗盡層寬度關係不變；
• 最大耗盡寬度，因此 $C_{min}$ 基本不變；
• 曲線的主要形狀。

因此，正確物理結果是：

題目選項中的「$C_{FB}$ shifts」應理解為平帶條件在 $C$–$V$ 圖上的位置向左移動；若嚴格將 $C_{FB}$ 解讀為平帶電容數值，則固定電荷改變的是 $V_{FB}$，而非 $C_{FB}$ 本身。

選項分析

核心觀念

次臨界擺幅（subthreshold swing, $SS$）定義為汲極電流 $I_{DS}$ 增加一個 decade 所需的閘極電壓變化量：

MOSFET 在次臨界區的理想值為：

其中 $C_{dep}$ 為耗盡層電容，$C_{ox}$ 為氧化層電容。理想極限在室溫 $T=300\ \text{K}$ 時為：

實際元件因為 $C_{dep}>0$，所以 $SS$ 通常不小於 $60\ \text{mV/dec}$。

解題方法

題圖是在 $300\ \text{K}$ 下的 $I_{DS}$–$V_{GS}$ 半對數曲線。次臨界擺幅就是曲線在次臨界區中，$I_{DS}$ 每增加十倍時所需的 $V_{GS}$ 增量。

在室溫下，題目所對應的標準次臨界擺幅取為：

這題考驗氧化層厚度 ($T_{ox}$) 對亞臨界擺幅 (SS) 的影響。
亞臨界擺幅的公式為：$SS = \frac{kT}{q} \ln(10) \left(1 + \frac{C_d}{C_{ox}}\right)$。
其中 $C_{ox} = \epsilon_{ox} / T_{ox}$。
$C_d$ 是半導體耗盡層電容。
$SS = \frac{kT}{q} \ln(10) \left(1 + \frac{C_d}{\epsilon_{ox}/T_{ox}}\right) = \frac{kT}{q} \ln(10) \left(1 + \frac{C_d T_{ox}}{\epsilon_{ox}}\right)$。

這題考驗襯底摻雜濃度 ($N_{sub}$) 對亞臨界擺幅 (SS) 的影響。
亞臨界擺幅的公式為：$SS = \frac{kT}{q} \ln(10) \left(1 + \frac{C_d}{C_{ox}}\right)$。
其中 $C_d$ 是半導體耗盡層電容。
$C_d$ 的值與襯底的摻雜濃度有關。對於 PN 接面或 MOS 電容器的耗盡區電容，其公式為：
$C_d = \frac{\epsilon_s}{W_d}$

這題考驗溫度對亞臨界擺幅 (SS) 的影響。
亞臨界擺幅的公式為：$SS = \frac{kT}{q} \ln(10) \left(1 + \frac{C_d}{C_{ox}}\right)$。
其中 $k$ 是波茲曼常數，$T$ 是絕對溫度，$q$ 是電子電荷，$C_d$ 是耗盡層電容，$C_{ox}$ 是氧化層電容。
$\frac{kT}{q} \ln(10)$ 是溫度相關的項。
當溫度 $T$ 降低時，$\frac{kT}{q}$ 的值減小。

核心觀念

本題考查：

1. 由 $E-k$ 能帶圖判斷直接或間接能隙。
2. 能帶曲率與有效質量的關係：
   $m^*=\frac{\hbar^2}{d^2E/dk^2}$
3. 有效態密度與有效質量的關係：
   $N_c\propto (m_e^*)^{3/2},\qquad N_v\propto (m_h^*)^{3/2}$
4. 本質半導體的費米能階與光吸收條件。

圖中導帶底 $E_c$ 與價帶頂 $E_v$ 都位於 $k=0$，且能隙為 $3\ \text{eV}$。

解題方法

由圖可知：

• 導帶 $E_c$ 在 $k=0$ 附近較平坦，曲率較小，因此電子有效質量 $m_e^*$ 較大。
• 價帶 $E_v$ 在 $k=0$ 附近彎曲較急，曲率絕對值較大，因此電洞有效質量 $m_h^*$ 較小。

因此：

$m_e^*>m_h^*$

進而得到：

$N_c\propto (m_e^*)^{3/2}>N_v\propto (m_h^*)^{3/2}$

本質半導體的費米能階為：

$E_i=\frac{E_c+E_v}{2}+\frac{kT}{2}\ln\left(\frac{N_v}{N_c}\right)$

因為 $N_v<N_c$，所以 $\ln(N_v/N_c)<0$，故：

$E_i<\frac{E_c+E_v}{2}$

另外，直接能隙材料可直接吸收光子，但光子能量必須至少等於能隙：

$E_{\text{ph}}=\frac{hc}{\lambda}\approx \frac{1240}{\lambda(\text{nm})}\ \text{eV}$

對於 $\lambda=700\ \text{nm}$：

$E_{\text{ph}}=\frac{1240}{700}\approx 1.77\ \text{eV}$

小於 $E_g=3\ \text{eV}$，因此無法直接跨越能隙吸收。

選項分析

(A) Direct bandgap material

這題考驗對補償摻雜 (compensation doping) 半導體的能帶圖和載流子濃度的理解。
圖中顯示了能帶結構，包括導帶底 ($E_c$)、價帶頂 ($E_v$)、施主能階 ($E_D$)、受主能階 ($E_A$)、費米能階 ($E_F$)。
從圖中可以看出：

• 施主能階 $E_D$ 和受主能階 $E_A$ 都非常靠近導帶底 $E_c$ 和價帶頂 $E_v$，且 $E_D$ 離 $E_c$ 很近，$E_A$ 離 $E_v$ 很近。
• 費米能階 $E_F$ 位於 $E_D$ 和 $E_A$ 之間，且較靠近 $E_D$。
• 能隙 $E_g$ 約為 1.12 eV。
• $E_c - E_F \approx 0.205 \text{ eV}$
• $E_F - E_A \approx 0.358 \text{ eV}$
• $E_D - E_v$ （未標示，但 $E_D$ 離 $E_c$ 較近）
• $E_A - E_v \approx 0.054 \text{ eV}$ （這個值看起來是指 $E_A$ 離 $E_v$ 的距離）

分析選項：
(A) It's considered as degenerately-doped：重度摻雜 (degenerate doping) 通常是指雜質濃度非常高，以至於費米能階進入導帶或價帶。在圖中，費米能階 $E_F$ 雖然離能帶邊緣不遠，但並沒有進入導帶或價帶。通常，要達到重度摻雜，雜質濃度需要達到 $10^{18} \text{ cm}^{-3}$ 或更高。這裡只給了能帶圖，沒有直接的濃度信息。但是，從 $E_c - E_F$ 和 $E_A - E_v$ 的值來看，這些值相對較大，說明不是重度摻雜。例如，$E_c - E_F = kT \ln(N_c/n_d)$。如果 $kT/q \approx 0.026V$，那麼 $0.205V \approx 0.026V \times \ln(N_c/n_d)$，$\ln(N_c/n_d) \approx 8$，$N_c/n_d \approx e^8 \approx 3000$。這表明 $n_d$ 並不高。因此，這不是重度摻雜。
(B) no < po：$n_o$ 是電子濃度，$p_o$ 是空穴濃度。
電子濃度 $n_o$ 可以通過 $n_o = N_c e^{-(E_c-E_F)/kT}$ 來估計。
空穴濃度 $p_o$ 可以通過 $p_o = N_v e^{-(E_F-E_v)/kT}$ 來估計。
從圖中，$E_c - E_F \approx 0.205 \text{ eV}$，$E_F - E_A \approx 0.358 \text{ eV}$。
$E_F - E_v = (E_F - E_A) + (E_A - E_v) \approx 0.358 + 0.054 = 0.412 \text{ eV}$。

這題考驗影響 NPN BJT 共基極電流增益 $\alpha$ 的因素。
共基極電流增益 $\alpha$ 定義為集極電流 ($I_C$) 與射極電流 ($I_E$) 的比值：$\alpha = I_C / I_E$。
理想情況下，$\alpha \approx 1$。
$\alpha$ 的計算公式與射極的注入效率、傳輸係數有關。
$\alpha = \gamma \cdot \beta_{T}$
其中 $\gamma$ 是射極注入效率，$\beta_{T}$ 是基極傳輸係數。

1. 射極注入效率 ($\gamma$)：
   $\gamma = \frac{I_{En}}{I_{En} + I_{Ep}} = \frac{1}{1 + I_{Ep}/I_{En}}$
   $I_{En}$ 是由射極注入到基極的電子電流。
   $I_{Ep}$ 是由基極注入到射極的空穴電流。
   $\gamma$ 取決於射極和基極的載流子濃度以及它們的遷移率。
   $\gamma \approx \frac{\sigma_E / L_E}{\sigma_B / L_B + \sigma_E / L_E}$ (其中 $\sigma$ 是電導率，L 是擴散長度)。
   射極注入效率受射極和基極的摻雜濃度影響。
   • 射極摻雜濃度 (Emitter doping concentration)：射極摻雜濃度越高，電子注入能力越強，$\gamma$ 越大。選項 (B) 影響 $\gamma$。
   • 基極摻雜濃度 (Base doping concentration)：基極摻雜濃度越高，基極的空穴注入到射極的比例增加，$\gamma$ 越小。選項 (A) 影響 $\gamma$。

核心觀念

本題考查 BJT 基極摻雜濃度 $N_B$ 對下列參數的影響：

• 發射極注入效率 $\gamma$
• 共射極崩潰電壓 $BV_{CEO}$
• 基極渡越時間 $\tau_B$
• 電流增益 $\beta$
• 基極電阻 $R_B$

以下以 NPN BJT 說明，PNP BJT 的結論相同。

解題方法

基極摻雜濃度減半：

逐一利用各參數與 $N_B$ 的關係判斷。

選項分析

(A) Emitter injection efficiency 增加，正確

發射極注入效率定義為

其中：

• $J_{nE}$：發射極注入基極的電子電流
• $J_{pE}$：基極注入發射極的電洞電流

近似關係為

因此，當基極摻雜濃度 $N_B$ 降低時，基極注入發射極的電洞電流相對減少，電子注入所占比例提高，所以

故 (A) 正確。

(B) $BV_{CEO}$ 增加，錯誤

必須區分 $BV_{CBO}$ 與 $BV_{CEO}$：

• $BV_{CBO}$：基極開路時的集極—基極崩潰電壓
• $BV_{CEO}$：射極開路時的集極—射極崩潰電壓

基極摻雜降低，確實可能使集極—基極接面的耗盡區變寬，並使 $BV_{CBO}$ 提高。然而在共射極組態中，集極接面雪崩產生的載子會造成電晶體內部的正回授。

共射極崩潰條件可表示為

其中 $\alpha$ 為共基極電流增益，$M$ 為雪崩倍增因子。又因為

當基極摻雜降低時，電流增益 $\beta$ 上升，使 $\alpha$ 更接近 $1$。因此只需要較小的雪崩倍增因子即可達到崩潰條件，導致

故 (B) 錯誤。常見陷阱是把 $BV_{CEO}$ 與 $BV_{CBO}$ 混為一談。

(C) Base transit time 增加，錯誤

這題考驗減小 BJT 基極寬度 (Base width, $W_B$) 對各參數的影響。
(A) Emitter injection efficiency ($\gamma$)：
$\gamma$ 主要取決於射極和基極的摻雜濃度和載流子擴散長度。基極寬度對 $\gamma$ 的直接影響不大。
(B) BVCEO：
$BV_{CEO}$ 是在射極開路時的集極-射極擊穿電壓。它與基極的寬度和摻雜濃度有關。減小基極寬度通常會增加 $BV_{CEO}$，因為這會增加從集極到射極的反向擊穿電壓。
(C) Base transit time ($\tau_B$)：
基極傳輸時間 $\tau_B$ 與基極寬度的平方成正比：$\tau_B \propto W_B^2 / D_n$。
減小基極寬度 $W_B$ 會顯著減小基極傳輸時間 $\tau_B$。
(D) Current gain ($\alpha$ or $\beta$)：
電流增益 $\alpha = \gamma \cdot \beta_T$。
$\beta_T$ 是基極傳輸係數。$\beta_T$ 與基極寬度 $W_B$ 的平方成反比（或者說，與 $W_B$ 的平方成正比的複合率減小）。
$\beta_T \approx 1 - \frac{W_B^2}{2 L_B^2}$（近似公式，其中 $L_B$ 是電子在基極的擴散長度）。
減小基極寬度 $W_B$ 會增加 $\beta_T$。

核心觀念

本題考查半導體元件依導電機制所作的分類：

• 多數載子元件（majority carrier device）：導電主要依靠半導體中的多數載子，不需要少數載子的注入與儲存，因此切換速度快、少有儲存電荷效應。
• 少數載子元件（minority carrier device）：操作時涉及少數載子的注入、擴散或儲存，通常具有較明顯的電荷儲存效應。

在摻雜半導體中：

• $n$ 型材料的多數載子為電子。
• $p$ 型材料的多數載子為電洞。

判斷元件類型的關鍵，在於觀察其主要電流是否需要跨越 PN 接面並注入少數載子。

解題方法

逐一檢查各元件的主要導電機制：

1. 若元件靠電場控制通道中的多數載子導電，屬於多數載子元件。
2. 若元件需要少數載子跨越接面、注入另一側並形成擴散電流，屬於少數載子元件。
3. 若元件使用金屬—半導體接面，且電流主要由多數載子越過能障形成，屬於多數載子元件。
4. 純摻雜半導體電阻的電流由多數載子漂移形成，也屬於多數載子元件。

選項分析

(A) BJT：錯誤

BJT 的導電依賴射極向基極注入載子，再由集極收集。

以常見的 NPN BJT 為例，射極的電子注入基極後，電子在基極中成為少數載子，並透過基極擴散至集極。因此，BJT 的操作涉及少數載子的注入、擴散與儲存，屬於少數載子元件。