114 年 國立成功大學生物醫學工程學系碩士班乙組《電子學》

📄 試題原卷 免費註冊後即可對照原始考卷 PDF免費註冊

第 1 題5 分

Question 1: Semiconductor Fundamentals (5 points)
a. Explain what a semiconductor is and its basic properties. (2 points)
b. Describe the differences between p-type and n-type semiconductors. Include their doping processes and charge carriers. (3 points)

登入後即可作答並保存紀錄。

這一題的完整詳解

核心觀念

本題考查半導體的基本定義、導電特性,以及摻雜後形成的 pp 型與 nn 型半導體。核心關係如下:

  • 本徵半導體:電子與電洞數量相等,n=p=nin=p=n_i。
  • nn 型半導體:電子為多數載子,電洞為少數載子。
  • pp 型半導體:電洞為多數載子,電子為少數載子。
  • 熱平衡下遵守質量作用定律:
np=ni2np=n_i^2

其中 nn 為自由電子濃度、pp 為電洞濃度、nin_i 為本徵載子濃度。


解題方法

先說明半導體的材料與導電特性,再由摻雜元素的價電子數判斷其類型,最後比較兩者的主要載子、少數載子與雜質離子。

一、半導體的定義與基本性質

半導體是導電能力介於導體與絕緣體之間的材料,常見材料包括矽(Si)與鍺(Ge)。其主要特性如下:

  1. 具有能隙

半導體的價帶與導帶之間存在有限能隙 EgE_g。在絕對零度時,電子大多位於價帶,導帶幾乎沒有自由電子,因此導電性很低。

當溫度升高或接受光照時,部分價帶電子可獲得能量越過能隙進入導帶,形成自由電子;價帶中留下的空缺則稱為電洞。

  1. 電子與電洞共同導電

半導體的電流由兩類載子共同造成:

  • 導帶中的自由電子
  • 價帶中的電洞

在外加電場下,電子與電洞均可產生定向運動,因此半導體不同於金屬只以自由電子為主要導電載子。

  1. 導電率隨溫度上升而增加

半導體的導電率可表示為:

σ=q(nμn+pμp)\sigma=q(n\mu_n+p\mu_p)

其中:

  • qq:基本電荷量
  • nn:電子濃度
  • pp:電洞濃度
  • μn\mu_n:電子遷移率
  • μp\mu_p:電洞遷移率

溫度升高時,熱能可產生更多電子—電洞對,使 nn 與 pp 增加,導致導電率上升。這與金屬的導電率通常隨溫度升高而下降不同。

  1. 導電性可藉由摻雜控制

在純半導體中加入少量特定雜質,可大幅改變自由電子或電洞的濃度,這種過程稱為摻雜(doping)。因此半導體的導電特性可以被精確控制。


二、nn 型半導體

1. 摻雜方式

以矽為例,矽原子具有四個價電子,會與周圍四個矽原子形成共價鍵。

若在矽晶體中摻入具有五個價電子的五價雜質,例如磷(P)、砷(As)或銻(Sb),其中四個價電子可參與共價鍵,剩下的一個價電子只需很少能量即可成為自由電子。

這類雜質稱為施體雜質(donor),形成的半導體稱為 nn 型半導體。

2. 電荷載子

nn 型半導體中:

  • 多數載子:自由電子
  • 少數載子:電洞

由於自由電子濃度增加,通常有:

n≫pn\gg p

若施體完全游離且未考慮補償摻雜,可近似寫成:

n≈NDn\approx N_D

其中 NDN_D 為施體濃度。再由質量作用定律:

p=ni2np=\frac{n_i^2}{n}

可知電子濃度增加後,電洞濃度相對降低。

3. 雜質離子的電性

施體原子釋放一個電子後,會留下帶正電的施體離子 D+D^+。但半導體整體仍近似維持電中性,因為自由電子的負電荷會與施體離子的正電荷相互平衡。


三、pp 型半導體

1. 摻雜方式

🔒

後續完整解題步驟與【答案】

免費註冊,享三天全站完整詳解閱覽。

免費註冊

第 2 題3 分

Question 2: Formation of a PN Junction (3 points)
Explain the process of creating a PN junction. Use diagrams to illustrate how p-type and n-type materials form a depletion region and the resulting electric field.

登入後即可作答並保存紀錄。

這一題的完整詳解

核心觀念

本題考查 pp 型與 nn 型半導體接合後的 PN 接面形成機制,重點包括:

  • 多數載子因濃度差產生擴散。
  • 接面附近留下不可移動的離子,形成空乏區。
  • 空乏區中的固定電荷建立內建電場。
  • 內建電場造成漂移電流,最後與擴散電流達到平衡。

其中:

  • pp 型半導體的多數載子為電洞,摻雜後留下帶負電的受體離子 A−A^-。
  • nn 型半導體的多數載子為電子,摻雜後留下帶正電的施體離子 D+D^+。

一、接合前的 pp 型與 nn 型材料

接合前,兩側各自維持電中性:

p 型:電洞濃度高,固定受體離子為 A−p\text{ 型:電洞濃度高,固定受體離子為 }A^- n 型:電子濃度高,固定施體離子為 D+n\text{ 型:電子濃度高,固定施體離子為 }D^+

可用下圖表示:

接合前

p 型材料                         n 型材料
電洞很多                         電子很多

  h+  h+  h+  h+       |       e−  e−  e−  e−
  A−  A−  A−  A−       |       D+  D+  D+  D+

        電中性                         電中性

此時兩種材料尚未直接接觸,沒有因濃度差所產生的接面電場。


二、接合後的載子擴散

將 pp 型與 nn 型材料接合後:

  1. nn 側電子濃度高,電子向電子濃度低的 pp 側擴散。
  2. pp 側電洞濃度高,電洞向電洞濃度低的 nn 側擴散。
  3. 電子與電洞在接面附近相遇並互相復合。

由於電子離開 nn 側接面附近,留下帶正電的施體離子 D+D^+;電洞離開 pp 側接面附近,留下帶負電的受體離子 A−A^-。

接合後初期的擴散

p 型側                         n 型側
                         ← 電子擴散
        電洞擴散 →
    
  A−  A−  A−  |  接面  |  D+  D+  D+
               ↑
          電子與電洞復合

擴散主要發生在接面附近。遠離接面的區域仍保有大量可移動多數載子,因此稱為準中性區。


三、空乏區的形成

接面附近的可移動載子因擴散與復合而減少,留下固定不動的離子:

  • pp 側接面附近留下 A−A^-。
  • nn 側接面附近留下 D+D^+。

這個缺乏自由電子與自由電洞的區域稱為空乏區(depletion region),也稱空間電荷區。

平衡狀態下的 PN 接面

        p 型準中性區       空乏區          n 型準中性區

   h+  h+  h+      A− A− A− | D+ D+ D+       e−  e−  e−
                    ←  Wp  → ←  Wn  →

             p 側                         n 側
        負受體離子區                  正施體離子區

                 空乏區寬度:
                 W = Wp + Wn

空乏區內的淨電荷密度可近似寫成:

ρ(x)={−qNA,−xp<x<0+qND,0<x<xn0,其他區域\rho(x)= \begin{cases} -qN_A, & -x_p<x<0\\[4pt] +qN_D, & 0<x<x_n\\[4pt] 0, & \text{其他區域} \end{cases}

其中:

  • qq:基本電荷量。
  • NAN_A:受體濃度。
  • NDN_D:施體濃度。
  • xpx_p:空乏區延伸至 pp 側的距離。
  • xnx_n:空乏區延伸至 nn 側的距離。
🔒

後續完整解題步驟與【答案】

免費註冊,享三天全站完整詳解閱覽。

免費註冊

第 3 題5 分

Question 3: Bipolar Junction Transistor (BJT) (5 points)
a. Describe the structure of a BJT. (2 points)
b. Explain the principle of operation for the BJT, focusing on the active mode. (3 points)

登入後即可作答並保存紀錄。

這一題的完整詳解

核心觀念

本題考查雙極性接面電晶體(BJT)的:

  1. 三層半導體結構與三個端點。
  2. 主動區(active mode)中的偏壓條件。
  3. 少數載子注入、傳輸與收集所形成的集極電流。
  4. 電流關係式:
IE=IC+IBI_E=I_C+I_B

以及共射極電流增益:

β=ICIB\beta=\frac{I_C}{I_B}

BJT 的電流同時涉及電子與電洞兩種載子,因此稱為「雙極性」電晶體。


解題方法

作答時可依序說明「結構」與「主動區工作原理」:

  • 結構部分:指出三個摻雜程度不同的半導體區域及其端點。
  • 工作原理部分:先寫出兩個接面在主動區的偏壓狀態,再說明載子由射極注入、穿越基極,最後被集極收集。
  • 最後補上基極電流與集極電流的來源,以及三端電流關係式。

以下以最常見的 NPN 型 BJT 說明;PNP 型的工作原理相同,只是載子種類與電壓極性相反。


(a)BJT 的結構

BJT 由三層半導體組成,形成兩個 PN 接面:

射極—基極接面(EBJ)\text{射極—基極接面(EBJ)}

以及

集極—基極接面(CBJ)\text{集極—基極接面(CBJ)}

三個區域與端點如下。

1. 射極(Emitter, E)

射極為重摻雜區,主要功能是大量注入載子至基極。

以 NPN 電晶體為例,射極為 n+n^+ 型;以 PNP 電晶體為例,射極為 p+p^+ 型。重摻雜可提高射極向基極注入載子的能力。

2. 基極(Base, B)

基極為很薄且輕摻雜的區域,位於射極與集極之間。

以 NPN 電晶體為例,基極為 pp 型;以 PNP 電晶體為例,基極為 nn 型。基極薄且摻雜濃度低,可使大部分由射極注入的載子穿越基極,而不在基極中復合。

3. 集極(Collector, C)

集極通常為中度摻雜,面積較大,主要功能是收集由射極注入並穿越基極的載子。

集極面積較大有助於承受較高電壓與 dissipate 熱量;實際答題可表述為「承受較高的集極—基極反向偏壓與功率耗散」。

因此,NPN 型的結構可表示為:

n+−p−nn^+ - p - n

PNP 型則為:

p+−n−pp^+ - n - p

(b)BJT 主動區的工作原理

1. 主動區的偏壓條件

以 NPN 型 BJT 為例,主動區必須滿足:

  • 射極—基極接面正向偏壓。
  • 集極—基極接面反向偏壓。

因此其端點電壓大致符合:

VC>VB>VEV_C>V_B>V_E

對一般矽製 NPN 電晶體,射極—基極電壓約為:

VBE≈0.7 VV_{BE}\approx 0.7\text{ V}

而集極電壓必須高於基極,使集極—基極接面維持反向偏壓。

PNP 型的極性完全相反,主動區條件為:

VE>VB>VCV_E>V_B>V_C

2. 射極向基極注入載子

在 NPN 型中,射極是重摻雜的 n+n^+ 型,基極是輕摻雜的 pp 型。

當射極—基極接面正向偏壓時:

  • 射極中的多數載子電子跨越耗盡區,注入基極。
  • 基極中的電洞也會注入射極,但數量相對較少。

由於射極摻雜遠重於基極,主要注入電流由電子構成。這也是射極重摻雜的主要原因。


3. 載子穿越薄基極

電子進入基極後,成為基極中的少數載子。由於基極很薄且摻雜濃度低,大部分電子可以透過擴散與漂移穿過基極。

🔒

後續完整解題步驟與【答案】

免費註冊,享三天全站完整詳解閱覽。

免費註冊

第 4 題7 分

Question 4: Metal-Oxide-Semiconductor Field-Effect Transistor (MOSFET) (7 points)
a. Explain the structure of a MOSFET, emphasizing the role of the gate, source, and drain. (3 points)
b. Discuss the different operating regions of a MOSFET (cut-off, linear/triode, and saturation regions) and their significance. (4 points)

登入後即可作答並保存紀錄。

這一題的完整詳解

核心觀念

本題考查 MOSFET 的基本結構、端點功能,以及由端電壓決定的三種操作區域。分析時通常以增強型 NMOS 為例,定義:

  • VGS=VG−VSV_{GS}=V_G-V_S:閘極—源極電壓
  • VDS=VD−VSV_{DS}=V_D-V_S:汲極—源極電壓
  • VTHV_{TH}:臨界電壓
  • IDI_D:由汲極流向源極的傳統電流
  • VOV=VGS−VTHV_{OV}=V_{GS}-V_{TH}:過驅電壓

其中 VOVV_{OV} 代表閘極電壓超過臨界值的程度,也是判斷操作區域的重要量。


解題方法

解題可分成兩個部分:

  1. 先說明 MOSFET 的四個端點與內部結構,特別是閘極如何利用電場控制通道。
  2. 再以 VGSV_{GS} 是否超過 VTHV_{TH},以及 VDSV_{DS} 與 VOVV_{OV} 的大小關係,判斷截止區、線性區與飽和區。

一、MOSFET 的結構與端點功能

1. 基本結構

以增強型 NMOS 為例,元件主要由下列部分構成:

  • 基板(body 或 substrate):通常為 pp 型半導體。
  • 源極(source, S)與汲極(drain, D):在 pp 型基板中形成兩個高濃度 n+n^+ 區域。
  • 閘極(gate, G):位於源極與汲極之間的上方。
  • 氧化層(oxide):位於閘極與半導體表面之間,通常為二氧化矽,具有絕緣作用。

閘極與半導體之間隔著氧化層,因此閘極幾乎沒有直流電流流入:

IG≈0I_G \approx 0

這也是 MOSFET 具有高輸入阻抗的主要原因。

2. 閘極的作用

當 VGSV_{GS} 小於臨界電壓 VTHV_{TH} 時,閘極下方沒有足夠的電子形成連續導電通道,源極與汲極之間幾乎不導通。

當 VGS>VTHV_{GS}>V_{TH} 時,閘極產生的電場會吸引電子聚集在氧化層下方,使閘極下方形成 nn 型反轉層,也就是連接源極與汲極的通道。此時,通道導電能力主要受到 VGSV_{GS} 控制。

因此,閘極是 MOSFET 的控制端,其電壓決定通道是否形成,以及通道的導電程度。

3. 源極的作用

源極是載子進入通道的一端。對 NMOS 而言,主要載子為電子,電子由源極進入通道並往汲極移動;在傳統電流定義下,IDI_D 由汲極流向源極。

源極電壓也常作為電路中的參考電位,因此 MOSFET 的控制條件通常使用 VGSV_{GS} 而不是單獨使用 VGV_G。

4. 汲極的作用

汲極是載子離開通道的一端。汲極與源極之間施加 VDSV_{DS} 後,通道內會形成電場,促使載子產生漂移電流。

在許多基本電路中,汲極電位高於源極,因此:

VDS>0V_{DS}>0

雖然源極與汲極在結構上常具有近似對稱性,但在實際電路中會依端電壓與偏壓方式定義其功能。

5. 基板端

完整的 MOSFET 具有第四個端點:基板或本體端 BB。實際積體電路中,基板常與源極連接,使本體效應減小,並避免源極—本體或汲極—本體接面被正向偏壓。


二、MOSFET 的操作區域

以下以增強型 NMOS、忽略通道長度調變為例說明。

1. 截止區(cut-off region)

條件

VGS<VTHV_{GS}<V_{TH}

此時閘極電壓不足以形成反轉通道,源極與汲極之間沒有完整的導電路徑。

特性

理想模型下:

ID=0I_D=0

實際元件仍有極小的次臨界電流,但在基本電路分析中通常忽略。

物理意義

MOSFET 相當於關閉的開關,汲極端與源極端之間不導通。


2. 線性區/三極區(linear/triode region)

條件

VGS>VTHV_{GS}>V_{TH}

且

0≤VDS<VGS−VTH0\leq V_{DS}<V_{GS}-V_{TH}

也就是:

0≤VDS<VOV0\leq V_{DS}<V_{OV}

此時通道已形成,且從源極延伸至汲極,尚未發生夾止。

電流公式

NMOS 的汲極電流為:

ID=μnCoxWL[(VGS−VTH)VDS−VDS22]I_D = \mu_n C_{\mathrm{ox}}\frac{W}{L} \left[ (V_{GS}-V_{TH})V_{DS} -\frac{V_{DS}^{2}}{2} \right]

其中:

  • μn\mu_n:電子遷移率
  • CoxC_{\mathrm{ox}}:單位面積閘極氧化層電容
  • WW:通道寬度
  • LL:通道長度

當 VDSV_{DS} 很小時,二次項可忽略,因此:

ID≈μnCoxWL(VGS−VTH)VDSI_D \approx \mu_n C_{\mathrm{ox}}\frac{W}{L} (V_{GS}-V_{TH})V_{DS}

此時 IDI_D 與 VDSV_{DS} 近似成正比,MOSFET 表現得像一個由 VGSV_{GS} 控制的電阻。

物理意義

線性區常用於:

  • 類比開關
  • 傳輸閘
  • 可變電阻
  • 小訊號放大器的低電壓操作

閘極電壓越高,反轉層的載子濃度越大,通道電阻越小。


3. 飽和區(saturation region)

條件

首先必須形成通道:

VGS>VTHV_{GS}>V_{TH}

接著汲極—源極電壓需滿足:

VDS≥VGS−VTHV_{DS}\geq V_{GS}-V_{TH}

亦即:

VDS≥VOVV_{DS}\geq V_{OV}

飽和發生的原因

沿著通道從源極走向汲極時,局部通道電位逐漸升高,使通道相對於閘極的有效電壓逐漸降低。

在汲極端,當:

🔒

後續完整解題步驟與【答案】

免費註冊,享三天全站完整詳解閱覽。

免費註冊

第 5 題20 分

Question 5: Common Base Amplifier (20 points)
a. Circuit Diagram: Draw the circuit diagram of a Common Base (CB) amplifier. Clearly label the input, output, and biasing components. (3 points)
b. Characteristics and Applications:
i. Explain the key characteristics of a CB amplifier, including input impedance, output impedance, and voltage gain. (3 points)
ii. Discuss two practical applications of CB amplifiers. (2 points)
c. Analysis and Derivations:
i. Derive the voltage gain equation for a CB amplifier. (4 points)
ii. Derive the input resistance/output resistance of a CB amplifier, showing all steps. (4 points)
d. Frequency Response:
i. Explain the low-frequency, mid-frequency, and high-frequency behavior of a CB amplifier. (2 points)
ii. Discuss how the bypass capacitor (if present) impacts the frequency response. (2 points)

登入後即可作答並保存紀錄。

這一題的完整詳解

核心觀念

本題考查 BJT 共基極放大器(Common-Base Amplifier, CB)的:

  • 電路結構與偏壓方式
  • 小訊號輸入電阻、輸出電阻
  • 電壓增益推導
  • 低頻、中頻、高頻響應
  • 基極旁路電容對交流接地效果的影響

共基極放大器的特徵是:

  1. 輸入端在射極。
  2. 輸出端在集極。
  3. 基極對交流訊號而言接地。
  4. 電壓增益為正,相位不反相。
  5. 輸入電阻低、輸出電阻高。
  6. 高頻特性通常優於共射極放大器,適合高頻電路。

解題方法與電路圖

a. 共基極放大器電路

典型 NPN 共基極放大器如下:

                         VCC
                          |
                         RC
                          |
              vo <--------●------ C
                          |       \
                         RL       |\
                                  | \
                         R1       |  \
VCC ────────────────┬──/\/\──┐     |   \
                    |       |     |    \
                    |       B-----|     \
                    |       |     |      \
                   R2      CB     |       \
                    |       |     |        \
                   GND     GND    |         \
                                  |          E
                                  |          ●──── vo? 
                                  |          |
                                  |         vi
                                  |          |
                                  |         Cin
                                  |          |
                                 GND        vs

較標準的連接方式為:

  • R1R_1、R2R_2:形成基極直流偏壓。
  • CBC_B:將基極在交流訊號下接地。
  • CinC_{in}:輸入耦合電容,將交流訊號送入射極。
  • RCR_C:集極負載電阻。
  • RLR_L:外接負載。
  • 輸入端:射極。
  • 輸出端:集極。
  • 基極:交流接地。

直流分析時,CBC_B、CinC_{in} 視為開路;中頻小訊號分析時,電容視為短路,因此基極為交流接地。


b. 特性與應用

i. 主要特性

1. 輸入電阻低

由射極看入 BJT 的小訊號電阻為

re=1gm+1rπr_e=\frac{1}{g_m+\frac{1}{r_\pi}}

由於

gm=ICVT,rπ=βgmg_m=\frac{I_C}{V_T},\qquad r_\pi=\frac{\beta}{g_m}

因此

re=1gm(1+1β)=ββ+11gmr_e = \frac{1}{g_m\left(1+\frac{1}{\beta}\right)} = \frac{\beta}{\beta+1}\frac{1}{g_m}

定義

α=ββ+1\alpha=\frac{\beta}{\beta+1}

可得

re=αgm≈1gm≈VTIEr_e=\frac{\alpha}{g_m} \approx \frac{1}{g_m} \approx \frac{V_T}{I_E}

在室溫下 VT≈25 mVV_T\approx 25\text{ mV},所以当 IE=1 mAI_E=1\text{ mA} 時,

re≈25 mV1 mA=25Ωr_e\approx \frac{25\text{ mV}}{1\text{ mA}}=25\Omega

故 CB 放大器的輸入電阻通常為數十歐姆至數百歐姆,明顯低於共射極放大器。

2. 輸出電阻高

在忽略晶體管輸出電阻 ror_o 時,輸出端主要看到集極電阻:

Rout≈RCR_{out}\approx R_C

若考慮晶體管本身的 ror_o,則在射極為交流接地時:

Rout≈RC∥roR_{out}\approx R_C\parallel r_o

因此輸出電阻通常較高。

3. 電壓增益為正

射極電壓上升時,集極電流上升,使 RCR_C 上的壓降增加,集極電壓下降。然而共基極的輸入電壓定義在射極,射極電壓上升會使 vbev_{be} 下降,集極電流反而下降,集極電壓上升。因此輸入與輸出同相。

中頻且忽略 ror_o 時:

Av=vovi≈gm(RC∥RL)≈RC∥RLreA_v=\frac{v_o}{v_i} \approx g_m(R_C\parallel R_L) \approx \frac{R_C\parallel R_L}{r_e}

由於 rer_e 很小,CB 的電壓增益可以很高。

4. 電流增益略小於 1

共基極的電流增益為

Ai=icie=αA_i=\frac{i_c}{i_e}=\alpha

其中

α=ββ+1<1\alpha=\frac{\beta}{\beta+1}<1

但其電壓增益可大於 1,因此功率增益仍可大於 1。


ii. 實際應用

1. 高頻與射頻放大器

CB 放大器的輸入電阻低,且基極交流接地,可減少輸入與輸出間的回授。基極—集極電容 CμC_\mu 不會產生嚴重的米勒效應,因此適合:

  • 射頻前級放大器
  • 寬頻電壓放大器
  • 50 歐姆訊號介面

2. Cascode 電路

CB 電晶體可接在共射極級的上方,形成 Cascode 放大器。上方 CB 級能固定下方晶體管的集極電壓變化,降低米勒效應並提高:

  • 輸出電阻
  • 電壓增益
  • 頻寬
  • 輸入輸出隔離度

c. 小訊號分析與推導

以下假設:

  • BJT 工作於主動區。
  • 中頻操作,耦合電容與旁路電容視為短路。
  • 基極為理想交流接地。
  • ror_o 先忽略。
  • 集極等效負載為
RC′=RC∥RLR_C'=R_C\parallel R_L

i. 電壓增益推導

輸入電壓加在射極:

ve=viv_e=v_i

因基極交流接地:

vb=0v_b=0

因此

vbe=vb−ve=−viv_{be}=v_b-v_e=-v_i

BJT 的小訊號集極電流為

ic=gmvbei_c=g_mv_{be}

代入 vbe=−viv_{be}=-v_i:

ic=−gmvii_c=-g_mv_i

負號表示以傳統集極電流方向表示時,射極輸入訊號造成的交流集極電流方向與原定義相反。

集極電阻上的輸出電壓為

vo=−icRC′v_o=-i_cR_C'

因此

vo=−(−gmvi)RC′v_o=-(-g_mv_i)R_C'

得到

Av=vovi=gmRC′\boxed{ A_v=\frac{v_o}{v_i}=g_mR_C' }

又因為

re≈1gmr_e\approx \frac{1}{g_m}

所以

Av≈RC∥RLre\boxed{ A_v\approx \frac{R_C\parallel R_L}{r_e} }

若使用 TT 模型並考慮 α\alpha:

ic=αiei_c=\alpha i_e

而

ie=virei_e=\frac{v_i}{r_e}

故

vo=icRC′=αvireRC′v_o=i_cR_C' =\alpha\frac{v_i}{r_e}R_C'

所以更精確地寫成

Av=α(RC∥RL)re\boxed{ A_v=\frac{\alpha(R_C\parallel R_L)}{r_e} }

由於 α≈1\alpha\approx 1,常近似為

Av≈RC∥RLreA_v\approx \frac{R_C\parallel R_L}{r_e}

若考慮 ror_o

以混合 π\pi 模型分析,集極端 KCL 為

voRC′+vo−viro−gmvi=0\frac{v_o}{R_C'} +\frac{v_o-v_i}{r_o} -g_mv_i=0

整理:

🔒

後續完整解題步驟與【答案】

免費註冊,享三天全站完整詳解閱覽。

免費註冊

第 6 題20 分

Question 6: Current-Mirror Loaded MOS Differential Amplifier (20 points)
a. Circuit Diagram: Draw the circuit diagram of a current-mirror loaded MOS differential amplifier. Clearly label all key components, including the differential pair, current mirror, input nodes, and output nodes. (5 points)
b. Common-Mode Gain: Derive the expression for the common-mode gain AcmA_{cm} of the amplifier. Include all necessary steps and assumptions in your derivation. (7 points)
c. Common-Mode Rejection Ratio (CMRR):
i. Define the common-mode rejection ratio (CMRR) and explain its significance in differential amplifiers. (3 points)
ii. Derive the expression for the CMRR in terms of the differential gain ADMA_{DM} and common-mode gain ACMA_{CM}. Show all steps in the derivation. (5 points)

登入後即可作答並保存紀錄。

這一題的完整詳解

a. 電路圖

                         VDD
                          │
              ┌───────────┴───────────┐
              │                       │
          M3(PMOS)               M4(PMOS)
        二極體接法                   鏡射管
       G、D 相接 ●───────────────● G
              │                       │
              │                       ├──── vo
              │                       │
          M1(NMOS)               M2(NMOS)
       G ← vi1                      vi2 → G
              │                       │
              └───────────┬───────────┘
                          │
                      尾電流源 ISS
                    小訊號電阻 RSS
                          │
                         VSS

M1,M2M_1,M_2 為差動對;M3,M4M_3,M_4 為 PMOS 電流鏡主動負載;輸出取自 M2,M4M_2,M_4 的共同汲極。假設元件匹配、各 MOS 工作於飽和區。

b. 共模增益

令

vi1=vi2=vcmv_{i1}=v_{i2}=v_{cm}

因電路對稱,兩管的小訊號汲極電流相同。設共同源極電壓為 vsv_s,忽略體效應,則

id1=id2=gm(vcm−vs)i_{d1}=i_{d2}=g_m(v_{cm}-v_s)

尾端小訊號電流為

vsRSS=id1+id2=2gm(vcm−vs)\frac{v_s}{R_{SS}}=i_{d1}+i_{d2} =2g_m(v_{cm}-v_s)

因此

vs=2gmRSS1+2gmRSSvcmv_s=\frac{2g_mR_{SS}}{1+2g_mR_{SS}}v_{cm}

各支路電流為

id1=id2=gm1+2gmRSSvcmi_{d1}=i_{d2} =\frac{g_m}{1+2g_mR_{SS}}v_{cm}

令電流鏡小訊號電流傳輸比為 mm,即

iM4=mid1i_{M4}=m i_{d1}
🔒

後續完整解題步驟與【答案】

免費註冊,享三天全站完整詳解閱覽。

免費註冊

第 6 題20 分

Question 6: Current-Mirror Loaded MOS Differential Amplifier (20 points)
a. Circuit Diagram: Draw the circuit diagram of a current-mirror loaded MOS differential amplifier. Clearly label all key components, including the differential pair, current mirror, input nodes, and output nodes. (5 points)
b. Common-Mode Gain: Derive the expression for the common-mode gain AcmA_{cm} of the amplifier. Include all necessary steps and assumptions in your derivation. (7 points)
c. Common-Mode Rejection Ratio (CMRR):
i. Define the common-mode rejection ratio (CMRR) and explain its significance in differential amplifiers. (3 points)
ii. Derive the expression for the CMRR in terms of the differential gain ADMA_{DM} and common-mode gain ACMA_{CM}. Show all steps in the derivation. (5 points)

登入後即可作答並保存紀錄。

這一題的完整詳解

核心觀念

本題考查三個重點:

  1. 電流鏡負載 MOS 差動放大器的基本結構與工作原理。
  2. 共模增益 ACMA_{CM}:兩個輸入端同時施加相同訊號時,輸出端產生的增益。
  3. 共模拒斥比 CMRR:差動放大能力相對於共模訊號放大能力的大小。

定義輸入訊號為

vid=v1−v2v_{id}=v_1-v_2 vicm=v1+v22v_{icm}=\frac{v_1+v_2}{2}

輸出電壓可表示為

vo=ADMvid+ACMvicmv_o=A_{DM}v_{id}+A_{CM}v_{icm}

其中 ADMA_{DM} 為差動增益,ACMA_{CM} 為共模增益。


一、電路圖

採用 NMOS 差動輸入對、PMOS 電流鏡負載,以及尾端定電流源。M1M_1、M2M_2 為差動對,M3M_3、M4M_4 為 PMOS 電流鏡,M5M_5 為尾端電流源。

                         VDD
                          │
                    ┌─────┴─────┐
                    │           │
                  M3(PMOS)   M4(PMOS)
                二極體接法       電流鏡輸出
                    │           │
                    ● vx        ● vo
                    │           │
                    └──Gate─────┘
                    │           │
                   D│          D│
                M1(NMOS)   M2(NMOS)
                G           G
              v1│         v2│
                    S───┬───S
                        │
                     尾端節點
                        │
                    M5 定電流源
                        │
                       VSS

其中:

  • v1v_1、v2v_2:差動輸入端。
  • M1M_1、M2M_2:NMOS 差動輸入對。
  • M3M_3、M4M_4:PMOS 電流鏡負載。
  • vxv_x:電流鏡參考節點,M3M_3 為二極體接法。
  • vov_o:單端輸出端,位於 M2M_2 與 M4M_4 的汲極。
  • M5M_5:尾端定電流源,提供差動對的總偏壓電流。

差動輸入電流的變化會先出現在 M1M_1,再經由 M3M_3、M4M_4 電流鏡複製到輸出端,因此能將差動訊號轉換為單端輸出。


二、共模增益 ACMA_{CM}

1. 共模輸入條件

共模輸入時,兩個輸入端施加相同電壓:

v1=v2=vicmv_1=v_2=v_{icm}

設差動對的共同源極電壓為 vsv_s,尾端電流源的小訊號等效電阻為 RTR_T。

由於兩顆輸入晶體管完全匹配,兩者的汲極電流變化相同。每一支 NMOS 的小訊號汲極電流為

Δid=gm(vicm−vs)\Delta i_d=g_m(v_{icm}-v_s)

因此尾端總電流變化為

ΔiT=2gm(vicm−vs)\Delta i_T =2g_m(v_{icm}-v_s)

另一方面,尾端電流源可用 RTR_T 表示,所以

ΔiT=vsRT\Delta i_T=\frac{v_s}{R_T}

令兩式相等:

vsRT=2gm(vicm−vs)\frac{v_s}{R_T} = 2g_m(v_{icm}-v_s)

整理得

vs=2gmRT(vicm−vs)v_s=2g_mR_T(v_{icm}-v_s) vs+2gmRTvs=2gmRTvicmv_s+2g_mR_Tv_s=2g_mR_Tv_{icm}

因此

vs=2gmRT1+2gmRTvicmv_s= \frac{2g_mR_T}{1+2g_mR_T}v_{icm}

輸入晶體管的有效閘源電壓為

vgs=vicm−vsv_{gs} =v_{icm}-v_s

代入上式:

vgs=vicm(1−2gmRT1+2gmRT)v_{gs} = v_{icm} \left( 1-\frac{2g_mR_T}{1+2g_mR_T} \right)

所以

vgs=vicm1+2gmRTv_{gs} = \frac{v_{icm}}{1+2g_mR_T}

這表示尾端電流源的輸出電阻越大,共模輸入造成的有效 vgsv_{gs} 越小,共模增益也越低。


2. 一般單端輸出模型

若先將電流鏡負載視為一般單端主動負載,輸出等效電阻為 RoR_o,則輸出電壓約為

vo=−gmvgsRov_o=-g_mv_{gs}R_o

代入

vgs=vicm1+2gmRTv_{gs} = \frac{v_{icm}}{1+2g_mR_T}

得到

vo=−gmRo1+2gmRTvicmv_o = -\frac{g_mR_o}{1+2g_mR_T}v_{icm}

因此共模增益為

ACM=vovicm=−gmRo1+2gmRT\boxed{ A_{CM} = \frac{v_o}{v_{icm}} = -\frac{g_mR_o}{1+2g_mR_T} }

若尾端電流源非常理想,則 RT→∞R_T\to\infty,因此

ACM→0A_{CM}\to 0

3. 電流鏡負載的理想抵銷

對於本題的理想匹配電流鏡負載,共模輸入使 M1M_1、M2M_2 的電流變化相同:

Δid1=Δid2\Delta i_{d1}=\Delta i_{d2}

M3M_3、M4M_4 電流鏡會將 M1M_1 的電流變化複製到輸出支路,因此

ΔiM4=Δid1\Delta i_{M4}=\Delta i_{d1}

輸出端的淨小訊號電流為

Δio=ΔiM4−Δid2\Delta i_o = \Delta i_{M4}-\Delta i_{d2}

由於

🔒

後續完整解題步驟與【答案】

免費註冊,享三天全站完整詳解閱覽。

免費註冊

第 7 題20 分

Question 7: Operational Amplifiers in Biomedical Signal Applications (20 points)
Operational amplifiers (OPAs) are widely used in biomedical signal processing due to their versatility and precision. Answer the following questions based on their applications:
a. Characteristics and Requirements:
Discuss the essential characteristics of an operational amplifier that make it suitable for biomedical applications. Consider parameters such as input impedance, output impedance, gain, and noise performance. (5 points)
b. Applications in Biomedical Signals:
i. Explain how OPAs are used in amplifying weak biomedical signals, such as ECG or EEG signals. Include a discussion on the role of differential amplification in rejecting noise. (5 points)
ii. Describe the role of an instrumentation amplifier (which uses OPAs) in biomedical circuits and why it is preferred for precise signal acquisition. (5 points)
c. Practical Design Considerations:
Discuss two challenges encountered when designing OPA-based circuits for biomedical applications and propose solutions to address them. (5 points)

登入後即可作答並保存紀錄。

這一題的完整詳解

核心觀念

本題考查運算放大器(operational amplifier, OPA)在生醫訊號擷取與放大電路中的基本特性、差動放大原理、儀表放大器架構,以及實際設計時的雜訊與安全問題。

理想運算放大器具有:

Av→∞,Rin→∞,Rout→0A_v\to\infty,\qquad R_{in}\to\infty,\qquad R_{out}\to 0

在負回授、線性工作區中,常用兩項「虛短」與「虛斷」條件:

v+≈v−v_+\approx v_- i+≈i−≈0i_+\approx i_-\approx 0

生醫訊號通常具有「訊號振幅小、頻率低、容易受環境干擾」的特性,因此 OPA 除了要有高增益,也必須具備高輸入阻抗、低輸出阻抗、低雜訊、高共模抑制比與足夠的頻寬。


解題方法

各小題可依照下列邏輯作答:

  1. 先說明生醫訊號的特性與放大器需求。
  2. 再用差動放大器說明如何放大兩電極間的微小差值並抑制共模雜訊。
  3. 接著說明儀表放大器如何利用多個 OPA 提供高輸入阻抗、高共模抑制比與精確增益。
  4. 最後提出兩項實際設計挑戰,並各自配對解決方法。

a. 運算放大器的特性與要求

1. 高輸入阻抗

生醫訊號來源,例如皮膚電極、腦電極,其訊號源阻抗通常不低。若放大器輸入阻抗太小,會造成電極與放大器之間形成負載效應,使量測訊號衰減。

輸入電壓可表示為:

vin,amp=vsRinRs+Rinv_{in,amp}=v_s\frac{R_{in}}{R_s+R_{in}}

其中 RsR_s 為訊號源阻抗。當 Rin≫RsR_{in}\gg R_s 時:

vin,amp≈vsv_{in,amp}\approx v_s

因此 OPA 應具有極高輸入阻抗,以減少對人體訊號源的負載,並降低電極極化與接觸阻抗變化造成的影響。

2. 低輸出阻抗

低輸出阻抗可使放大器有效驅動後級電路,例如濾波器、類比數位轉換器(ADC)或資料擷取系統,同時降低負載變化造成的輸出電壓誤差。

理想情況下:

Rout≈0R_{out}\approx 0

實際 OPA 雖非零,但在負回授作用下可大幅降低等效輸出阻抗。

3. 足夠且穩定的增益

ECG、EEG 等訊號的振幅通常遠小於一般電子訊號,必須使用高增益放大器將其提升至 ADC 可有效解析的範圍。

閉迴路增益主要由外部電阻決定,例如非反相放大器:

Av=1+RfR1A_v=1+\frac{R_f}{R_1}

使用負回授設定增益具有兩項優點:

  • 增益由精密電阻決定,穩定度高。
  • 可降低對 OPA 本身開迴路增益變化的依賴。
  • 可改善線性度並降低失真。

不過,增益不能無限制提高,必須考慮 OPA 的增益頻寬積(GBW)與輸出擺幅。

4. 低輸入等效雜訊

生醫訊號本身很微弱,因此 OPA 的輸入電壓雜訊與輸入電流雜訊可能與有效訊號同一量級,造成訊噪比降低。

常見雜訊包括:

  • 熱雜訊
  • 1/f1/f 閃爍雜訊
  • 輸入電壓雜訊
  • 輸入電流雜訊
  • 電源與電磁耦合雜訊

對高阻抗電極而言,輸入電流雜訊經過訊號源阻抗後會轉換成電壓雜訊:

vn,i=inRsv_{n,i}=i_nR_s

因此必須依照訊號源阻抗選擇低電壓雜訊或低電流雜訊的 OPA。

5. 高共模抑制比

兩個電極量測到的訊號可表示為:

v1=vcm+vd2v_1=v_{cm}+\frac{v_d}{2} v2=vcm−vd2v_2=v_{cm}-\frac{v_d}{2}

其中:

vd=v1−v2v_d=v_1-v_2

為差動訊號,vcmv_{cm} 為共模訊號。放大器輸出可寫成:

vo=Advd+Acmvcmv_o=A_dv_d+A_{cm}v_{cm}

理想差動放大器希望 Acm=0A_{cm}=0。共模抑制比定義為:

CMRR=∣AdAcm∣\mathrm{CMRR}=\left|\frac{A_d}{A_{cm}}\right|

以分貝表示:

CMRRdB=20log⁡10∣AdAcm∣\mathrm{CMRR}_{dB}=20\log_{10}\left|\frac{A_d}{A_{cm}}\right|

CMRR 越高,越能抑制電源線干擾與人體耦合的環境雜訊。

6. 其他重要要求

生醫應用也重視:

  • 低輸入偏移電壓與低偏移漂移:避免低頻訊號被直流誤差淹沒。
  • 足夠的輸入共模範圍:確保電極直流偏壓不使 OPA 飽和。
  • 足夠的輸出擺幅:避免輸出碰到電源軌而失真。
  • 足夠頻寬與適當轉換速率:完整保留訊號頻帶。
  • 低功耗與低電壓操作:適合穿戴式與電池供電設備。
  • 適當的輸入保護:避免靜電、突波與電極故障損壞電路。

b-i. OPA 在微弱生醫訊號放大中的應用

1. 訊號放大流程

以 ECG 為例,人體表面兩個電極所量測到的電壓差可能只有毫伏等級;EEG 訊號則通常更小,可能只有微伏等級。

基本訊號鏈如下:

電極→輸入緩衝→差動放大→濾波→ADC\text{電極} \rightarrow \text{輸入緩衝} \rightarrow \text{差動放大} \rightarrow \text{濾波} \rightarrow \text{ADC}

第一級通常使用高輸入阻抗的 OPA 作為緩衝器,使電極不被負載。後續利用差動放大器放大兩電極之間的有效電壓差。

若差動放大器的差動增益為 AdA_d,則:

vo=Ad(v1−v2)v_o=A_d(v_1-v_2)

例如:

v1=1.205 V,v2=1.200 Vv_1=1.205\ \mathrm{V},\qquad v_2=1.200\ \mathrm{V}

則:

vd=v1−v2=5 mVv_d=v_1-v_2=5\ \mathrm{mV}

若 Ad=100A_d=100,輸出為:

vo=100(5 mV)=0.5 Vv_o=100(5\ \mathrm{mV})=0.5\ \mathrm{V}

此時微小的生醫訊號便能被 ADC 有效解析。

2. 差動放大與共模雜訊抑制

環境中的 50 Hz 或 60 Hz 電源干擾,常會以近似相同的大小耦合到兩個電極,因此屬於共模訊號。

設兩個輸入為:

v1=vs1+vnv_1=v_{s1}+v_n v2=vs2+vnv_2=v_{s2}+v_n

差動放大器相減後:

v1−v2=(vs1+vn)−(vs2+vn)v_1-v_2=(v_{s1}+v_n)-(v_{s2}+v_n) v1−v2=vs1−vs2v_1-v_2=v_{s1}-v_{s2}

理想情況下,共模雜訊 vnv_n 會被抵消,只留下真正的生醫差動訊號。

🔒

後續完整解題步驟與【答案】

免費註冊,享三天全站完整詳解閱覽。

免費註冊

第 8 題20 分

Question 8: Please answer the following questions (20 points)
a. DC bias design
Perform a DC bias design for the amplifier in Figure 1. For this purpose, assume ẞ is very high and VBE = 0.7 V, and neglect the Early effect. Design to obtain a DC base voltage of Vcc/3, a DC emitter current of 1 mA, and a DC voltage at the collector that allows for ±1V, signal swing at the collector with the minimum collector voltage no lower than VB. Use a DC current in the base voltage divider is IF/10. What values are required for RB1, RB2, RE, and Rc? (4 points)
b. Voltage and current calculation
If the transistor has ẞ = 100, find the actual values obtained for IE, IC, VB, and Vc. (4 points)
c. Small signal parameters
What are the values of gm, re, and at the DC bias point? (2 points)
d. Biasing resistor design
Assuming very large coupling and bypass capacitors, find the values of RE1, and RE2 that result in Rin = 10 ΚΩ. (4 points)
e. Overall voltage gain
Find the overall voltage gain G = Vo / Vsig. (6 points)

Rsig=10 ΚΩ RL=10 ΚΩ Vcc=+12 V
RBI RC
Cc
RL
RB2
REL
+Usig
Rin
RE
CE
RE=REL+RE2 Rsig=10 ΚΩ R₁ = 10 ΚΩ
Figure 1.

🖼️ 本題含圖表,以下為原卷對應頁面:
原卷第 3 頁

登入後即可作答並保存紀錄。

這一題的完整詳解

核心觀念

本題考查分壓偏壓共射極放大器的直流工作點、小訊號模型,以及旁路電容對交流等效電路的影響。直流分析時,耦合與旁路電容視為開路;交流中頻分析時,視為短路,因此 RE2R_{E2} 被電容旁路,交流退化電阻只剩 RE1R_{E1}。

小訊號參數採用室溫熱電壓 VT=25 mVV_T=25\,\text{mV}。題目 c 的小訊號參數第三個符號未顯示,依標準 BJT 小訊號參數列出 rπr_\pi。

a. 直流偏壓設計

採用 β\beta 很大,故 IC≈IE=1 mAI_C\approx I_E=1\,\text{mA},且基極分壓電流取 IE/10=0.1 mAI_E/10=0.1\,\text{mA}。

基極電壓指定為:

VB=VCC3=123=4 VV_B=\frac{V_{CC}}{3}=\frac{12}{3}=4\,\text{V}

因此:

RB2=VB0.1 mA=40 kΩR_{B2}=\frac{V_B}{0.1\,\text{mA}}=40\,\text{k}\Omega RB1=VCC−VB0.1 mA=80 kΩR_{B1}=\frac{V_{CC}-V_B}{0.1\,\text{mA}}=80\,\text{k}\Omega

發射極直流電壓為 VE=VB−VBE=4−0.7=3.3 VV_E=V_B-V_{BE}=4-0.7=3.3\,\text{V},故:

RE=RE1+RE2=VEIE=3.3 V1 mA=3.3 kΩR_E=R_{E1}+R_{E2}=\frac{V_E}{I_E} =\frac{3.3\,\text{V}}{1\,\text{mA}} =3.3\,\text{k}\Omega

集極最低電壓不得低於 VBV_B,而集極需有 ±1 V\pm1\,\text{V} 擺幅,因此設定 VC=VB+1=5 VV_C=V_B+1=5\,\text{V}。於是:

RC=VCC−VCIC=12−51 mA=7 kΩR_C=\frac{V_{CC}-V_C}{I_C} =\frac{12-5}{1\,\text{mA}} =7\,\text{k}\Omega

b. β=100\beta=100 時的實際直流值

將分壓器化為戴維寧等效:

VTH=4 V,RTH=RB1∥RB2=80 kΩ∥40 kΩ=26.67 kΩV_{TH}=4\,\text{V},\qquad R_{TH}=R_{B1}\parallel R_{B2} =80\,\text{k}\Omega\parallel40\,\text{k}\Omega =26.67\,\text{k}\Omega

基極電流為:

IB=VTH−VBERTH+(β+1)RE=4−0.726.67 kΩ+101(3.3 kΩ)≈9.17 μAI_B=\frac{V_{TH}-V_{BE}}{R_{TH}+(\beta+1)R_E} =\frac{4-0.7}{26.67\,\text{k}\Omega+101(3.3\,\text{k}\Omega)} \approx9.17\,\mu\text{A}

因此:

IE=(β+1)IB≈0.926 mAI_E=(\beta+1)I_B\approx0.926\,\text{mA} IC=βIB≈0.917 mAI_C=\beta I_B\approx0.917\,\text{mA} VB=VBE+IERE≈0.7+(0.926 mA)(3.3 kΩ)≈3.76 VV_B=V_{BE}+I_E R_E \approx0.7+(0.926\,\text{mA})(3.3\,\text{k}\Omega) \approx3.76\,\text{V} VC=VCC−ICRC≈12−(0.917 mA)(7 kΩ)≈5.58 VV_C=V_{CC}-I_C R_C \approx12-(0.917\,\text{mA})(7\,\text{k}\Omega) \approx5.58\,\text{V}

c. 小訊號參數

在上述直流工作點:

gm=ICVT=0.917 mA25 mV≈36.7 mSg_m=\frac{I_C}{V_T} =\frac{0.917\,\text{mA}}{25\,\text{mV}} \approx36.7\,\text{mS} re≈VTIE=25 mV0.926 mA≈27.0 Ωr_e\approx\frac{V_T}{I_E} =\frac{25\,\text{mV}}{0.926\,\text{mA}} \approx27.0\,\Omega
🔒

後續完整解題步驟與【答案】

免費註冊,享三天全站完整詳解閱覽。

免費註冊

其他考古題